UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 69966

LDPC Encoder/Decoder v1.0 - デコーダーによって間違った DOUT データおよびパリティ フラグがコーナー ケースの 1 つのブロックに対して生成される

説明

LDPC Encoder/Decoder のリグレッション テストで、1 つのブロックがテストの 1 つで間違ってデコードされます。

エラーは、間違ったデータ出力の 1 つのブロックに制限されています。

ソリューション

これは、Vivado 2017.3 の LDPC Encoder/Decoder v1.0 における既知の問題であり、2017.4 リリースで修正されています。

イベントの特定のシーケンス (ブロック スケジューリング、早期終了) によって到達するスケジューラの状態により、ブロックの 1 つのレイヤーに対して LDPC コード レイヤーの長さが間違って読み出されます。

このため、特定のブロック出力が間違ったものになります (関連付けられているパリティ チェックも含め)。回路は回復し、後続のブロックは正しくデコードされます。

ランダム テストを何か月も実行しましたが、この動作は 1 つのテストでしか見られないため、確率の低いイベントです。

LDPC Encoder/Decoder に関するその他の既知の問題は、(Xilinx Answer 69399) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69399 LDPC Encoder/Decoder - Vivado 2017.3 以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 69966
日付 01/15/2018
ステータス アクティブ
種類 一般
ツール
IP
このページをブックマークに追加