UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7013

14.x タイミング - タイミング レポートで最大遅延パスが最低周期と一致しない

説明

タイミング レポートで、最大パス遅延が最小周期よりも小さくなっています。 定義上、最大遅延パスは最低周波数と同じである必要があります。レポートには、最大パス遅延から 5 つのパス遅延が表示されるよう指定しています。

ソリューション

デザインに 2 相クロックがあると、遅延に影響を与えるため、これがあるかどうかを確認してください。たとえば、周期が 50ns の場合、デザインの 2 相クロックを考慮すると、遅延の合計は 50ns x 2 = 100ns となります。

したがって、レポートされる最大遅延が 75ns の場合、50ns の 2 相クロックを表示するには、遅延を 5 つ以上レポートするよう指定する必要があります。

また、関連するクロックが使用されている場合、最小周期はクロック ドメイン間のパスに基づきます。実際の最小周期は、Timing Analyzer または TRCE で自動生成されるパス レポートを確認してください。

詳細は (ザイリンクス アンサー 4313) および (ザイリンクス アンサー 6501) を参照してください。
AR# 7013
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
  • Less