UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70193

UltraScale/UltraScale+ QDRIV IP v2.0 - ホールド違反

説明

問題の発生したバージョン: v2.0 (Rev. 2)

修正バージョン: (Xilinx Answer 69039) 参照

Vivado 2017.4 の使用時、MIG QDRIV 固有のパスでホールド違反が検出されます。

XIPHY タイルの BITSLICE_CONTROL/BITSLICE_RX_TX サイトの入力ピンがこのホールド違反の影響を受けます。

これはどうすれば回避できますか。

ソリューション

Vivado 2017.4 では次のパラメーターを使用するとホールド違反を回避できます。

set_param route.hold.enableFirstINTTileForEstCost true

この問題は、Vivado 2018.1 で修正される予定です。

改訂履歴

2017/12/20 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69039 UltraScale/UltraScale+ QDRIV IP - リリース ノートおよび既知の問題 N/A N/A
AR# 70193
日付 12/20/2017
ステータス アクティブ
種類 一般
ツール
IP
このページをブックマークに追加