AR# 70553

|

7 Series Integrated Block for PCIe (Vivado 2017.4) - user_reset_out (アクティブ High) が pcie_7x_0_tandem_cpler モジュールの rst_n (アクティブ Low) 入力に接続されている

説明

[Tandem PROM] オプションを設定して Integrated block for PCIe IP が生成されると、pcie_7x_0_tandem_cpler モジュールがリセット状態になります。

これは、user_reset_out (アクティブ High) が pcie_7x_0_tandem_cpler モジュールの rst_n (アクティブ Low) 入力に接続されているからです。

ソリューション

この問題を解決するには、信号を反転させるためにこのコネクティビティを手動でアップデートする必要があります。 

この問題は、Vivado 2018.1 では修正されています。

改訂履歴

2018/04/30 - 初版

AR# 70553
日付 04/30/2018
ステータス アクティブ
種類 一般
デバイス
ツール
IP
People Also Viewed