UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 70622

Zynq UltraScale+ MPSoC のデザイン アドバイザリ: 2017.x ザイリンクス開発ツールおよびソフトウェアで複数のパーティションに同じ AES キーと IV のペアが再利用される

説明

このデザイン アドバイザリは、セキュア ブート中にコンフィギュレーション ファイルを暗号化するユーザーを対象としており、Bootgen、FSBL、XILSECURE、および XILFPGA に影響します。

2018.1 より前のバージョンでは、ザイリンクス開発ツールおよびソフトウェアで複数のパーティションに同じ AES キーと IV のペアが再利用されます。

この再利用は、NIST 800-38D 規格に違反します。この規格には、次のように記載されています。

"The probability that the authenticated encryption function ever will be invoked with the same IV and the same key on two (or more) distinct sets of input data shall be no greater than 2 ^ -32."

ソリューション

この問題は、2018.1 リリースで修正されています。

詳細は、2018 年 5 月 4 日リリースの UG1137 (v7.0) 第 8 章「セキュリティ機能」を参照してください。

AR# 70622
日付 05/30/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq UltraScale+ MPSoC
ツール
  • Vivado Design Suite - 2017.4
  • Vivado Design Suite - 2017.3
  • Vivado Design Suite - 2017.2
  • Vivado Design Suite - 2017.1
このページをブックマークに追加