UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71113

2018.2 IP フロー - Utility_Buffer IP のクロック制約の伝搬に関する問題

説明

Utility Buffer IP の使用に関する既知の問題が 2 つあります。

  • BUFG* として設定されている Utility Buffer。Utility Buffer IP に関連付けられた制約は、ユーザーが指定したクロック制約よりも優先されます。
    タイミング解析では、BUFG 出力からクロック供給されるすべてのロジックは、100 MHz クロックを使用してタイミングが取られます (IP のデフォルト制約)。

  • データ (クロック以外) 信号用に IBUFDS および OBUFDS として設定されている Utility Buffer。
    Utility Buffer の入力信号に定義されるクロックはありませんが (これらはデータ信号であるため)、Utility Buffer の出力には 100 MHz のクロックが定義されます。

クイック チェック: デザインを開いて report_clocks を使用すると、INPUT および OUTPUT 信号が 100 MHz として定義されたクロックとしてレポートされます。

ソリューション

回避策 1:

次のコマンドを実行して、create_clock 制約を含む IP XDC ファイルを無効にします。

set_property IS_ENABLED FALSE [get_files -filter {FILE_TYPE == XDC && SCOPED_TO_REF =~ <block_names>}]

回避策 2 :

Utility_buffer IP の代わりに、バッファー用にカスタム IP を作成して使用します。


これらの問題は Vivado 2018.3 で修正される予定です。

AR# 71113
日付 06/18/2018
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加