UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71169

ザイリンクス PCI Express (Vivado 2018.1) - コアで PF の MSIX_CAP_TABLE_OFFSET および MSIX_CAP_PBA_OFFSET パラメーターの値が 3 ビット左シフトされる

説明

コアの MSIX テーブル オフセット パラメーターが誤って 3 ビット シフトされます。

MSIX_CAP_TABLE_OFFSET および MSIX_CAP_PBA_OFFSET パラメーターの値が 3 ビット左シフトされます。


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

これは既知の問題であり、Vivado 2018.2 で修正される予定です。

この問題は、次の IP で発生します。

  • UltraScale FPGA Gen3 Integrated Block for PCI Express (PCIe)
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
  • 7 Series Integrated Block for PCI Express (PCIe)
  • AXI PCIe Gen3
  • AXI PCI Express (PCIe) Gen2
  • DMA Subsystem for PCI Express
  • Queue DMA Subsystem for PCI Express

Vivado 2018.1 での問題を解決するには (AXI PCI Express Gen2 を除く、この修正は Vivado 2018.2 に含まれる予定)、このアンサーに添付されているパッチをインストールして適用する必要があります。 

パッチのインストール手順は、添付されているパッチ ファイルの「patch_readme」ディレクトリの説明を確認してください。

注記: 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴

2018/06/05 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR71169_Vivado_2018_1_preliminary_rev1.zip 11 MB ZIP
AR# 71169
日付 06/18/2018
ステータス アクティブ
種類 既知の問題
IP 詳細 概略
このページをブックマークに追加