UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71212

2018.2 Vivado IP リリース ノート - すべての IP 変更ログ情報

説明

このアンサーは、Vivado 2018.2 での IP 変更をすべて 1 つにまとめたもので、Vivado Design Suite をインストールする前にすべての IP 変更をここで確認できます。

ソリューション

(c) Copyright 2018 Xilinx, Inc. All rights reserved.

This file contains confidential and proprietary information of Xilinx, Inc. and is protected under U.S. and international copyright and other intellectual property laws.

DISCLAIMER
This disclaimer is not a license and does not grant any rights to the materials distributed herewith.Except as otherwise provided in a valid license issued to you by Xilinx, and to the maximum extent permitted by applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.

CRITICAL APPLICATIONS

Xilinx products are not designed or intended to be fail- safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications"). Customer assumes the sole risk and liability of any use of Xilinx products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability.

THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED ASPART OF THIS FILE AT ALL TIMES.

100M/1G TSN Subsystem (2.0)

* バージョン 2.0 (Rev. 1)

* 機能改善: 6 バイトの CB タグ機能をイネーブルにするためパラメーターを追加

* 機能改善: ポート コンフィギュレーション レジスタを切り替えるため、エクスプレス キュー制御ビットのディスエーブル学習機能を追加

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet MAC (15.1)

* バージョン 15.1 (Rev. 6)

* 問題修正: フレーム エラー ステータス信号が常にディアサートされていた、サンプル デザインのパターン チェック モジュール、VHDL バージョンのバグを修正

* 問題修正: リント違反をクリア

10G Ethernet PCS/PMA (10GBASE-R/KR) (6.0)

* バージョン 6.0 (Rev. 13)

* 1 つまたは複数のサブコアでリビジョンを変更

10G Ethernet Subsystem (3.1)

* バージョン 3.1 (Rev. 9)

* 一般: Kintex-7 デバイスに対し FB パッケージをイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

10G/25G Ethernet Subsystem (2.4)

* バージョン 2.4 (Rev. 1)

* 問題修正: RSFEC 接続問題を修正するため PCS 最上位ファイルをアップデート。 (Xilinx Answer 70945) を参照。

* 問題修正: ポートの MAC+PCS/PMA 32 ビット ファイルをアップデート

* 問題修正: ライセンス タイムアウトを修正するため RTL をアップデート

* 問題修正: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* 機能改善: SDK デバッガーのサポートを追加

* その他: 新しいデバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

1G/10G/25G Switching Ethernet Subsystem (2.1)

* バージョン 2.1

* ポート変更: オートネゴシエーションのサポートのため新しいポートを追加

* 問題修正: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* 機能改善: オートネゴシエーションのサポートを追加

* 機能改善: stat_rx_status 信号を AIX4Lite レジスタ マップに追加

* 1 つまたは複数のサブコアでリビジョンを変更

1G/2.5G Ethernet PCS/PMA or SGMII (16.1)

* バージョン 16.1 (Rev. 4)

* 問題修正: MMCM_LOCKED に接続されている BUFGCE および CE で rxuserclk/rxuserclk2 クロックの生成をアップデート

* その他: IntReset のアサートで IntRdEna をクリア

* その他: マンモス デバイスの GTY サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

32-bit Initiator/Target for PCI (7-Series) (5.0)

* バージョン 5.0 (Rev. 11)

* xc7a200tsbg484 デバイスのロケーション制約を追加

3GPP LTE Channel Estimator (2.0)

* バージョン 2.0 (Rev. 15)

* 変更なし

3GPP LTE MIMO Decoder (3.0)

* バージョン 3.0 (Rev. 14)

* 変更なし

3GPP LTE MIMO Encoder (4.0)

* バージョン 4.0 (Rev. 13)

* 変更なし

3GPP Mixed Mode Turbo Decoder (2.0)

* バージョン 2.0 (Rev. 17)

* 一般: HDL でのアサートを変更。機能およびパフォーマンスへの変更はなし。

3GPP Turbo Encoder (5.0)

* バージョン 5.0 (Rev. 13)

* 変更なし

3GPPLTE Turbo Encoder (4.0)

* バージョン 4.0 (Rev. 14)

* 変更なし

40G/50G Ethernet Subsystem (2.3)

* バージョン 2.3 (Rev. 3)

* 問題修正: txdiffctrl 幅を修正するためサンプル デザイン ファイルをアップデート

* 問題修正: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* 問題修正: 256 ビットの AXI Stream の関連クロック インターフェイスをアップデート

* その他: 新しいデバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

64-bit Initiator/Target for PCI (7 Series) (5.0)

* バージョン 5.0 (Rev. 11)

* xc7a200tsbg484 デバイスのロケーション制約を追加

7 Series FPGAs Transceivers Wizard (3.6)

* バージョン 3.6 (Rev. 9)

* 変更なし

7 Series Integrated Block for PCI Express (3.3)

* バージョン 3.3 (Rev. 9)

* 問題修正: MSIX TABLE および PBA OFFSET パラメーターをアップデート。MSI-X 機能に影響します。

AHB-Lite to AXI Bridge (3.0)

* バージョン 3.0 (Rev. 13)

* 変更なし

AMM Master Bridge (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: VERSION パラメーターを削除して XPM FIFO インスタンシエーションをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AMM Slave Bridge (1.0)

* バージョン 1.0 (Rev. 7)

* 一般: VERSION パラメーターを削除して XPM FIFO インスタンシエーションをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI 1G/2.5G Ethernet Subsystem (7.1)

* バージョン 7.1 (Rev. 4)

* 問題修正: サンプル デザイン コンフィギュレーションの共有ロジックの OR ゲート ロジックに pcs_pma コアの local_reset 生成を修正。(Xilinx Answer 70875) を参照。

* 機能改善: SDK レジスタ デバッグ情報のサポートを追加

* その他: このコアのサブコアの変更に関しては、tri_mode_ethernet_mac v9_0 および gig_ethernet_pcs_pma v16_1 のコア変更ログを参照。

* 1 つまたは複数のサブコアでリビジョンを変更

AXI AHBLite Bridge (3.0)

* バージョン 3.0 (Rev. 14)

* 変更なし

AXI APB Bridge (3.0)

* バージョン 3.0 (Rev. 14)

* 変更なし

AXI BRAM Controller (4.0)

* バージョン 4.0 (Rev. 14)

* 変更なし

AXI Bridge for PCI Express Gen3 Subsystem (3.0)

* バージョン 3.0 (Rev. 7)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI CAN (5.0)

* バージョン 5.0 (Rev. 20)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Central Direct Memory Access (4.1)

* バージョン 4.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Chip2Chip Bridge (5.0)

* バージョン 5.0 (Rev. 3)

* 問題修正: 7 シリーズと UltraScale/UltraScale+ アーキテクチャとの間の SelectIO リンクアップの問題に対処するため IP をアップデート

* 問題修正: AXI4 Lite のベースおよび高位アドレスを SDK にエクスポート

* その他: ランタイム改善のため XDC をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Clock Converter (2.1)

* バージョン 2.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Crossbar (2.1)

* バージョン 2.1 (Rev. 18)

* 一般: DECERR の場合、RDATA=0xDEC0DE1C が返される

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data FIFO (2.1)

* バージョン 2.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Data Width Converter (2.1)

* バージョン 2.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI DataMover (5.1)

* バージョン 5.1 (Rev. 19)

* 一般: サンプル デザインの XDC ファイル アップデート

* 一般: IP インテグレーターの拡張サポート

AXI Direct Memory Access (7.1)

* バージョン 7.1 (Rev. 18)

* 問題修正: TDATA 幅が 1 および 2 バイトの場合の S2MM AXIS 伝搬問題を修正

* 問題修正: 2018.1 リリースで見られるブロック RAM の使用率の問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EMC (3.0)

* バージョン 3.0 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI EPC (2.0)

* バージョン 2.0 (Rev. 20)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Ethernet Buffer (2.0)

* バージョン 2.0 (Rev. 18)

* 変更なし

AXI Ethernet Clocking (2.0)

* バージョン 2.0 (Rev. 2)

* 変更なし

AXI EthernetLite (3.0)

* バージョン 3.0 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI GPIO (2.0)

* バージョン 2.0 (Rev. 19)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI HWICAP (3.0)

* バージョン 3.0 (Rev. 21)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI IIC (2.0)

* バージョン 2.0 (Rev. 20)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interconnect (2.1)

* バージョン 2.1 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Interrupt Controller (4.1)

* バージョン 4.1 (Rev. 11)

* 一般: 0x80000000 以上の IVAR リセット値に関する警告メッセージを回避

* 一般: リント エラーを避けるため HDL をアップデート機能上の変更はありません。

AXI Lite IPIF (3.0)

* バージョン 3.0 (Rev. 4)

* 変更なし

AXI MMU (2.1)

* バージョン 2.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Master Burst (2.0)

* バージョン 2.0 (Rev. 7)

* 変更なし

AXI Memory Mapped To PCI Express (2.8)

* バージョン 2.8 (Rev. 9)

* 問題修正: MSIX TABLE および PBA OFFSET パラメーターをアップデート。MSI-X 機能に影響します。

* その他: シミュレーションで MPS の値を 256 バイトにアップデート (512 バイトはこの IP ではサポートされていない)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Memory Mapped to Stream Mapper (1.1)

* バージョン 1.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Multi Channel Direct Memory Access (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Performance Monitor (5.0)

* バージョン 5.0 (Rev. 19)

* 一般: トレース出力での Tvalid アサートをバグ修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Checker (2.0)

* バージョン 2.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Converter (2.1)

* バージョン 2.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Protocol Firewall (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: ファイアウォールでエラーがあると、RDATA=0xDEADFA11 が返される

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Quad SPI (3.2)

* バージョン 3.2 (Rev. 16)

* 一般: 最大 ID 幅を 32 までサポートするようアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Register Slice (2.1)

* バージョン 2.1 (Rev. 17)

* 新機能: マルチ SLR クロッシング モードを自動的に改善するため USER_SLL_REG 属性を追加

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Sideband Utility (1.0)

* バージョン 1.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI SmartConnect (1.0)

* バージョン 1.0 (Rev. 9)

* 問題修正: アドレス幅が 32 ビットを超える場合、トランザクションの配線が間違っている可能性のある Windows のみで起きる問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI TFT Controller (2.0)

* バージョン 2.0 (Rev. 20)

* 変更なし

AXI Timebase Watchdog Timer (3.0)

* バージョン 3.0 (Rev. 9)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Timer (2.0)

* バージョン 2.0 (Rev. 19)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Traffic Generator (3.0)

* バージョン 3.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI UART16550 (2.0)

* バージョン 2.0 (Rev. 19)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI USB2 Device (5.0)

* バージョン 5.0 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Uartlite (2.0)

* バージョン 2.0 (Rev. 21)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Verification IP (1.1)

* バージョン 1.1 (Rev. 3)

* 一般: サンプル デザインのスティミュラスにあったミスタイプを修正

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Video Direct Memory Access (6.3)

* バージョン 6.3 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI Virtual FIFO Controller (2.0)

* バージョン 2.0 (Rev. 19)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI-Stream FIFO (4.1)

* バージョン 4.1 (Rev. 14)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Accelerator Adapter (2.1)

* バージョン 2.1 (Rev. 13)

* 変更なし

AXI4-Stream Broadcaster (1.1)

* バージョン 1.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Clock Converter (1.1)

* バージョン 1.1 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Combiner (1.1)

* バージョン 1.1 (Rev. 15)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data FIFO (1.1)

* バージョン 1.1 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Data Width Converter (1.1)

* バージョン 1.1 (Rev. 16)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Interconnect (2.1)

* バージョン 2.1 (Rev. 18)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Protocol Checker (2.0)

* バージョン 2.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Register Slice (1.1)

* バージョン 1.1 (Rev. 17)

* 新機能: マルチ SLR クロッシング モードを自動的に改善するため USER_SLL_REG 属性を追加

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Subset Converter (1.1)

* バージョン 1.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Switch (1.1)

* バージョン 1.1 (Rev. 17)

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream Verification IP (1.1)

* バージョン 1.1 (Rev. 3)

* 一般: インターフェイスと仮想インターフェイスとの間で不一致がないようにするため、インスタンス パッケージの生成を変更

* 1 つまたは複数のサブコアでリビジョンを変更

AXI4-Stream to Video Out (4.0)

* バージョン 4.0 (Rev. 9)

* 変更なし

Accumulator (12.0)

* バージョン 12.0 (Rev. 12)

* 変更なし

Adder/Subtracter (12.0)

* バージョン 12.0 (Rev. 12)

* 変更なし

Aurora 64B66B (11.2)

* バージョン 11.2 (Rev. 5)

* 問題修正: リンク パートナーがブロック同期を失うようにするため、PMA_INIT アサート中に無効のヘッダーを送信するようロジックを変更。

* 問題修正: Aurora TX、TX クロック ヘルパー ブロックを、UltraScale GT Wizard IP のものと一致するようにアップデート。

* 問題修正: ハード エラーが発生するとき、GT RX データパス リセットをアサートするようロジックを変更。

* 問題修正: IP を QVIRTEXUPLUS および QZYNQUPLUS デバイスにターゲットにしている場合のコア生成に関する問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

Aurora 8B10B (11.1)

* バージョン 11.1 (Rev. 5)

* 問題修正: GTP デバイスの IP インテグレーター フローで tx_out_clk および sync_clk に対し間違ったクロック周波数が表示されている表示上の問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

Binary Counter (12.0)

* バージョン 12.0 (Rev. 12)

* 変更なし

Block Memory Generator (8.4)

* バージョン 8.4 (Rev. 1)

* 変更なし

CANFD (1.0)

* バージョン 1.0 (Rev. 10)

* 一般: デバイスのサポートを追加。機能上の変更はなし。

* 1 つまたは複数のサブコアでリビジョンを変更

CIC Compiler (4.0)

* バージョン 4.0 (Rev. 13)

* 変更なし

CORDIC (6.0)

* バージョン 6.0 (Rev. 14)

* 変更なし

CPRI (8.9)

* バージョン 8.9 (Rev. 1)

* 問題修正: サンプル デザインの HDLC スティミュラス ブロック リセットの問題を修正

* 問題修正: サンプル デザインのハード FEC ラッパーのデータ チェックのバグを修正

* その他: 新しい virtexusplus58g ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Chroma Resampler (4.0)

* バージョン 4.0 (Rev. 13)

* 変更なし

Clock Verification IP (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

Clocking Wizard (6.0)

* バージョン 6.0 (Rev. 1)

* 問題修正: プリミティブが None の場合 VCO 周波数チェックを削除

* その他: 新しいファミリのサポートを追加

Color Correction Matrix (6.0)

* バージョン 6.0 (Rev. 14)

* 変更なし

Color Filter Array Interpolation (7.0)

* バージョン 7.0 (Rev. 13)

* 変更なし

Compact GT (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

Complex Multiplier (6.0)

* バージョン 6.0 (Rev. 15)

* 変更なし

Concat (2.1)

* バージョン 2.1 (Rev. 1)

* 変更なし

Constant (1.1)

* バージョン 1.1 (Rev. 5)

* サポートされている基数に関するツールチップを追加 (10 進数/16 進数(Ox)/8 進数(0)/2 進数(Ob/b))

* SystemC シミュレーション サポート

Convolution Encoder (9.0)

* バージョン 9.0 (Rev. 13)

* 変更なし

DDR3 SDRAM (MIG) (1.4)

* バージョン 1.4 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

DDR4 SDRAM (MIG) (2.2)

* バージョン 2.2 (Rev. 5)

* 一般: 2018.2 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

DDS Compiler (6.0)

* バージョン 6.0 (Rev. 16)

* 変更なし

DMA/Bridge Subsystem for PCI Express (PCIe) (4.1)

* バージョン 4.1 (Rev. 1)

* 問題修正: 64 ビット BAR の場合、AXI-MM バイパス BAR のサイズは 256 GB まで許容範囲に変更。(Xilinx Answer 71012) を参照。

* 問題修正: [Enable In System IBERT] パラメーターで [GT Channel DRP] パラメーターの依存性を削除。同時に両方のオプションを選択できるようになっています。

* 問題修正: スレーブ AXI Lite メモリの範囲を、DMA 機能モードの場合は 64 KB に、AXI ブリッジの機能モードの場合は 512 MB にアップデート

* 問題修正: スレーブ AXI Lite およびスレーブ AXI インターフェイスでのポステッド TLP の順序に関する問題を修正

* 問題修正: AXI Bridge RC コンフィギュレーションのマスター MemWr および受信された割り込みの順序に関する問題を修正

* 問題修正: パーシャル リコンフィギュレーションの後の CQ NP クレジットの修正

* 問題修正: TLP がドロップし、ストラドル パケットの TLP が間違っているため、7 シリーズの Gen2 DMA が停止する問題を修正

* 機能改善: UltraScale+ ファミリ デバイスのスピード グレード -1 の x16g3 コンフィギュレーション サポートをイネーブル

* その他: AXI ブリッジのスレーブインターフェイスのパフォーマンスを改善。(Xilinx Answer 71052) を参照。

* その他: 防衛グレードのデバイスのサポートを追加 (xqvu7p、xqvu11p、xqzu5ev、xqzu7ev、xqzu19eg、xqzu21dr および xqzu28dr)

* その他: xcvu29p デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

DSP48 Macro (3.0)

* バージョン 3.0 (Rev. 16)

* 変更なし

DUC/DDC Compiler (3.0)

* バージョン 3.0 (Rev. 14)

* 変更なし

Debug Bridge (3.0)

* バージョン 3.0 (Rev. 3)

* 一般: virtexuplus58g デバイス ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Discrete Fourier Transform (4.0)

* バージョン 4.0 (Rev. 15)

* 変更なし

DisplayPort (8.0)

* バージョン 8.0 (Rev. 1)

* 問題修正: 音声ライブラリ アップデート

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort RX Subsystem (2.1)

* バージョン 2.1 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

DisplayPort TX Subsystem (2.1)

* バージョン 2.1 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

Distributed Memory Generator (8.0)

* バージョン 8.0 (Rev. 12)

* 変更なし

Divider Generator (5.1)

* バージョン 5.1 (Rev. 13)

* 変更なし

Double Data Rate Sampling (1.0)

* バージョン 1.0

* 変更なし

ECC (2.0)

* バージョン 2.0 (Rev. 12)

* 変更なし

ETRNIC (1.1)

* バージョン 1.1

* 一般: 一部の未使用のメモリ マップド レジスタを削除

Ethernet PHY MII to Reduced MII (2.0)

* バージョン 2.0 (Rev. 19)

* 1 つまたは複数のサブコアでリビジョンを変更

FEC 5G Common Utilities (1.1)

* バージョン 1.1

* 変更なし

FIFO Generator (13.2)

* バージョン 13.2 (Rev. 2)

* 変更なし

FIR Compiler (7.2)

* バージョン 7.2 (Rev. 11)

* 変更なし

Fast Fourier Transform (9.1)

* バージョン 9.1

* 変更なし

Fibre Channel 32GFC RS-FEC (1.0)

* バージョン 1.0 (Rev. 7)

* 1 つまたは複数のサブコアでリビジョンを変更

Fixed Interval Timer (2.0)

* バージョン 2.0 (Rev. 8)

* 変更なし

FlexO 100G RS-FEC (1.0)

* バージョン 1.0 (Rev. 7)

* 問題修正: アライメント マーカーが間違って切れてしまう Windows プラットフォームでのサンプル デザインの問題を修正。(Xilinx Answer 70941) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

Floating-point (7.1)

* バージョン 7.1 (Rev. 6)

* 変更なし

G.709 FEC Encoder/Decoder (2.3)

* バージョン 2.3 (Rev. 3)

* 一般: GUI のバグ修正インターフェイス、フォーム、機能への変更はなし。

G.975.1 EFEC I.4 Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 15)

* 変更なし

G.975.1 EFEC I.7 Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 17)

* 変更なし

Gamma Correction (7.0)

* バージョン 7.0 (Rev. 14)

* 変更なし

Gamma LUT (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: 合成可能なサンプル デザインのアップデート。クロックごとに 4 または 8 サンプリングの場合、ビデオクロック周波数は 297 MHz から 148.5 MHz へ変更、ビデオストリームクロックは 300 MHz から 150 MHz へ

* 1 つまたは複数のサブコアでリビジョンを変更

Gmii to Rgmii (4.0)

* バージョン 4.0 (Rev. 6)

* 変更なし

HBM IP (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: 2018.2 用にアップデート

HDCP (1.0)

* バージョン 1.0 (Rev. 3)

* 変更なし

HDCP 2.2 Cipher (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Montgomery Modular Multipiler (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

HDCP 2.2 Random Number Generator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

HDCP 2.2 Receiver (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

HDCP 2.2 Transmitter (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

HDMI 1.4/2.0 Receiver (3.0)

* バージョン 1.1

* 変更なし

HDMI 1.4/2.0 Receiver Subsystem (3.1)

* バージョン 3.1

* 変更なし

HDMI 1.4/2.0 Transmitter (3.0)

* バージョン 2.0

* 変更なし

HDMI 1.4/2.0 Transmitter Subsystem (3.1)

* バージョン 3.1

* 変更なし

High Speed SelectIO Wizard (3.4)

* バージョン 3.4

* 新機能: PLL の DRP ポートをイネーブルにするため、[Enable DRP ports of PLL] を追加

* 機能改善: 非同期モードがベータからプロダクションへ変更

* その他: 非同期モードのデータ スピードを 1300 Mbps (最大) に限定

I2S Receiver (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: 合成可能なサンプル デザインの最上位モジュール内に AXIS および AXI4 生成ロジックを入れて、サンプル デザインをアップデート。

I2S Transmitter (1.0)

* バージョン 1.0 (Rev. 1)

* 一般: AXIS 入力でエラー状況を特定するための修正

* 一般: サンプル デザインのアップデート

IBERT 7 Series GTH (3.0)

* バージョン 3.0 (Rev. 17)

* 変更なし

IBERT 7 Series GTP (3.0)

* バージョン 3.0 (Rev. 17)

* 変更なし

IBERT 7 Series GTX (3.0)

* バージョン 3.0 (Rev. 17)

* 変更なし

IBERT 7 Series GTZ (3.1)

* バージョン 3.1 (Rev. 15)

* 変更なし

IBERT Ultrascale GTH (1.4)

* バージョン 1.4

* 問題修正: DIFF TERM がイネーブルのときのシステム クロックの I/O 規格をアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

IBERT UltraScale GTY (1.3)

* バージョン 1.3

* 問題修正: IP カスタマイズ中に DIFF TERM をイネーブルにするため問題を修正

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 200G RS-FEC (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: EISG でリクエストされているように、ダイナミック スキュー トレランスの調整制御を最上位に移動。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 25G RS-FEC (1.0)

* バージョン 1.0 (Rev. 9)

* 問題修正: アライメント マーカーが間違って切れてしまう Windows プラットフォームでのサンプル デザインの問題を修正。(Xilinx Answer 70941) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 400G RS-FEC (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: EISG でリクエストされているように、ダイナミック スキュー トレランスの調整制御を最上位に移動。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 50G RS-FEC (1.0)

* バージョン 1.0 (Rev. 9)

* 問題修正: アライメント マーカーが間違って切れてしまう Windows プラットフォームでのサンプル デザインの問題を修正。(Xilinx Answer 70941) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3 Clause 74 FEC (1.0)

* バージョン 1.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

IEEE 802.3bj 100G RS-FEC (2.0)

* バージョン 2.0 (Rev. 1)

* 問題修正: アライメント マーカーが間違って切れてしまう Windows プラットフォームでのサンプル デザインの問題を修正。(Xilinx Answer 70941) を参照。

* 1 つまたは複数のサブコアでリビジョンを変更

ILA (Integrated Logic Analyzer) (6.2)

* バージョン 6.2 (Rev. 7)

* 一般: virtexuplus58gf デバイス ファミリのサポートを追加

IOModule (3.1)

* バージョン 3.1 (Rev. 3)

* 変更なし

Image Enhancement (8.0)

* バージョン 8.0 (Rev. 14)

* 変更なし

In System IBERT (1.0)

* バージョン 1.0 (Rev. 7)

* 一般: 58 Gig デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Interlaken 150G (2.4)

* バージョン 2.4 (Rev. 1)

* 問題修正: レジスタ情報でヘッダー ファイルをアップデート

* 問題修正: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* その他: 新しいデバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Interleaver/De-interleaver (8.0)

* バージョン 8.0 (Rev. 12)

* 変更なし

JESD204 (7.2)

* バージョン 7.2 (Rev. 3)

* 機能改善: virtexuplus58g デバイス ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204 PHY (4.0)

* バージョン 4.0 (Rev. 3)

* 機能改善: virtexuplus58g デバイス ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

JESD204C (3.0)

* バージョン 3.0 (Rev. 1)

* 問題修正: QPLL を使用するようにコアが生成されていると、サンプル デザインで refclk ポートが接続されない問題を修正

* 機能改善: virtexuplus58g デバイス ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

JTAG to AXI Master (1.2)

* バージョン 1.2 (Rev. 7)

* 一般: virtexuplus58g デバイスのサポートを追加

LDPC Encoder/Decoder (2.0)

* バージョン 2.0 (Rev. 1)

* 問題修正: C モデルの Offset Min-Sum インプリメンテーションに修正。 (Xilinx Answer 71036) を参照。

* 問題修正: サンプル デザインの AWGN チャネルの正確さを改善。

* 問題修正: サンプル デザインでの割り込み信号への CDC クリティカル警告を修正。

LMB BRAM Controller (4.0)

* バージョン 4.0 (Rev. 15)

* 一般: Virtex UltraScale+ 58g デバイス サポートを追加

LPDDR3 SDRAM (MIG) (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: 2018.2 用に変更

* 1 つまたは複数のサブコアでリビジョンを変更

LTE DL Channel Encoder (3.0)

* バージョン 3.0 (Rev. 14)

* 変更なし

LTE Fast Fourier Transform (2.0)

* バージョン 2.0 (Rev. 16)

* 変更なし

LTE PUCCH Receiver (2.0)

* バージョン 2.0 (Rev. 14)

* 変更なし

LTE RACH Detector (3.1)

* バージョン 3.1 (Rev. 3)

* 一般: DCC フィルターへの最適化。機能上の変更はありませんが、リソースは保存されます。

LTE UL Channel Decoder (4.0)

* バージョン 4.0 (Rev. 14)

* 変更なし

Local Memory Bus (LMB) 1.0 (3.0)

* バージョン 3.0 (Rev. 9)

* 変更なし

MIPI CSI-2 Rx Controller (1.0)

* バージョン 1.0 (Rev. 8)

* 変更なし

MIPI CSI-2 Rx Subsystem (3.0)

* バージョン 3.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI CSI-2 Tx Controller (1.0)

* バージョン 1.0 (Rev. 4)

* 変更なし

MIPI CSI-2 Tx Subsystem (2.0)

* バージョン 2.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI D-PHY (4.1)

* バージョン 4.1 (Rev. 1)

* 問題修正: 一部の Spartan-7 パーツでの IP 生成にマイナーなバグ修正

* 1 つまたは複数のサブコアでリビジョンを変更

MIPI DSI Tx Controller (1.0)

* バージョン 1.0 (Rev. 6)

* 変更なし

MIPI DSI Tx Subsystem (2.0)

* バージョン 2.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

Mailbox (2.1)

* バージョン 2.1 (Rev. 10)

* 一般: リント エラーを避けるため HDL をアップデート機能上の変更はありません。

Memory Helper Core (1.4)

* バージョン 1.4

* 変更なし

Memory Interface Generator (MIG 7 Series) (4.1)

* バージョン 4.1

* 変更なし

MicroBlaze (10.0)

* バージョン 10.0 (Rev. 7)

* 問題修正: Ext_BRK が接続されているかどうかにかかわらず、Ext_NM_BRK 例外を処理。この問題が発生するバージョン: 7.10.a から 10.0。Ext_BRK が接続されていないとき、パフォーマンス最適が行われる場合にのみ発生。

* その他: Virtex UltraScale+ 58g デバイス サポートを追加

* その他: リント エラーを避けるため HDL をアップデート機能上の変更はありません。

MicroBlaze Debug Module (MDM) (3.2)

* バージョン 3.2 (Rev. 14)

* 一般: ザイリンクス仮想ケーブル (XVC) デバッグ接続のクロッキングを改善

MicroBlaze MCS (3.0)

* バージョン 3.0 (Rev. 9)

* 一般: Virtex UltraScale+ 58g デバイス サポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Multiplier (12.0)

* バージョン 12.0 (Rev. 14)

* 変更なし

Multiply Adder (3.0)

* バージョン 3.0 (Rev. 12)

* 変更なし

Mutex (2.1)

* バージョン 2.1 (Rev. 9)

* 一般: 複数の同期ドライバーを削除するため HDL を修正。

PCIe PHY IP (1.0)

* バージョン 1.0 (Rev. 9)

* 問題修正: 基準クロックが 125/250 MHz のときの問題を修正するため、GT ウィザードから txprgdivresetdone_out ポートをイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

PR AXI Shutdown Manager (1.0)

* バージョン 1.0

* 変更なし

PR Bitstream Monitor (1.0)

* バージョン 1.0

* 変更なし

Partial Reconfiguration Controller (1.3)

* バージョン 1.3 (Rev. 1)

* 問題修正: ステータスのバグを修正。RM_RESET が完了する前に FULL ステートがレポートされる

Partial Reconfiguration Decoupler (1.0)

* バージョン 1.0 (Rev. 6)

* 問題修正: パーティション定義のすべてのインターフェイス ピンから幅が伝搬しなかった問題を修正

Peak Cancellation Crest Factor Reduction (6.2)

* バージョン 6.2

* 機能改善: 4-DSP48 複素乗算器を 3-DSP48 複素乗算器に変更してハードウェアを最適化。

* 機能改善: 16 アンテナのサポート。

Polar Encoder/Decoder (1.0)

* バージョン 1.0 (Rev. 1)

* 問題修正: サンプル デザインの AWGN チャネルの正確さを改善。

Processor System Reset (5.0)

* バージョン 5.0 (Rev. 12)

* 変更なし

QDRII+ SRAM (MIG) (1.4)

* バージョン 1.4 (Rev. 5)

* 一般: 2018.2 用にアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM (MIG) (2.0)

* バージョン 2.0 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

QDRIV SRAM PHY IP (2.0)

* バージョン 1.2

* 変更なし

QSGMII (3.4)

* バージョン 3.4 (Rev. 4)

* 一般: 防衛グレードの Zynq UltraScale+ デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Queue DMA Subsystem for PCI Express (PCIe) (2.0)

* バージョン 2.0

* 機能改善: メジャー アップデートおよび機能修正。

* 機能改善: m_axil および m_axib インターフェイスに awuser、aruser 信号を追加。

* 機能改善: soft_reset_n 入力ポートを追加。

* 1 つまたは複数のサブコアでリビジョンを変更

RAM-based Shift Register (12.0)

* バージョン 12.0 (Rev. 12)

* 変更なし

RGB to YCrCb Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 12)

* 変更なし

RLDRAM3 (MIG) (1.4)

* バージョン 1.4 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

RXAUI (4.4)

* バージョン 4.4 (Rev. 4)

* 問題修正: リント チェック

* その他: 防衛グレードの Zynq UltraScale+ デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

Reed-Solomon Decoder (9.0)

* バージョン 9.0 (Rev. 14)

* 変更なし

Reed-Solomon Encoder (9.0)

* バージョン 9.0 (Rev. 13)

* 変更なし

Reset Verification IP (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

SC EXIT (1.0)

* バージョン 1.0 (Rev. 7)

* 1 つまたは複数のサブコアでリビジョンを変更

SC MMU (1.0)

* バージョン 1.0 (Rev. 6)

* 一般: DECERR の場合、RDATA=0xDEC0DEE3 が返される

* 1 つまたは複数のサブコアでリビジョンを変更

SC SI_CONVERTER (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

SC SPLITTER (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

SC TRANSACTION_REGULATOR (1.0)

* バージョン 1.0 (Rev. 7)

* 1 つまたは複数のサブコアでリビジョンを変更

SDI RX to Video Bridge (2.0)

* バージョン 2.0

* 変更なし

SMPTE SD/HD/3G-SDI (3.0)

* バージョン 3.0 (Rev. 8)

* 変更なし

SMPTE UHD-SDI (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

SMPTE UHD-SDI RX (1.0)

* バージョン 1.0

* 変更なし

SMPTE UHD-SDI RX SUBSYSTEM (2.0)

* バージョン 2.0 (Rev. 1)

* 問題修正: RTL コンパイル警告を修正

* 1 つまたは複数のサブコアでリビジョンを変更

SMPTE UHD-SDI TX (1.0)

* バージョン 1.0

* 変更なし

SMPTE UHD-SDI TX SUBSYSTEM (2.0)

* バージョン 2.0 (Rev. 1)

* 問題修正: RTL コンパイル警告を修正

* 1 つまたは複数のサブコアでリビジョンを変更

SPDIF/AES3 (2.0)

* バージョン 2.0 (Rev. 19)

* 変更なし

SelectIO Interface Wizard (5.1)

* バージョン 5.1 (Rev. 12)

* 一般: 駆動されていない入力ポートを正しく接続解除

Sensor Demosaic (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: 合成可能なサンプル デザインのアップデート。クロックごとに 4 または 8 サンプリングの場合、ビデオクロック周波数は 297 MHz から 148.5 MHz へ変更、ビデオストリームクロックは 300 MHz から 150 MHz へ

* 1 つまたは複数のサブコアでリビジョンを変更

Serial RapidIO Gen2 (4.1)

* バージョン 4.1 (Rev. 4)

* 機能改善: Qvirtexuplus および virtexuplus58G ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect AXI2SC Bridge (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect Node (1.0)

* バージョン 1.0 (Rev. 9)

* 問題修正: リセット中に xpm_cdc_handshake DRC チェックをディスエーブル

* 問題修正: シミュレーションで定義されていない値を解決するため、xpm_cdc_gray のレジスタ初期化オプションをイネーブル。

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect SC2AXI Bridge (1.0)

* バージョン 1.0 (Rev. 6)

* 1 つまたは複数のサブコアでリビジョンを変更

SmartConnect Switchboard (1.0)

* バージョン 1.0 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

Soft Error Mitigation (4.1)

* バージョン 4.1 (Rev. 11)

* 変更なし

Soft-Decision FEC (1.1)

* バージョン 1.1 (Rev. 1)

* 問題修正: サンプル デザインの AWGN チャネルの正確さを改善。

* 機能改善: XPE および Vivado Report Power の変更を反映させるため、 [Runtime Loading] タブをアップデート。(Xilinx Answer 71060) を参照。

Switch Core Top (1.0)

* バージョン 1.0 (Rev. 5)

* 変更なし

System Cache (4.0)

* バージョン 4.0 (Rev. 5)

* 問題修正: ポート 8 から 15 の統計読み出しを修正

* その他: Virtex UltraScale+ 58g デバイス サポートを追加

* その他: リント エラーを避けるため HDL をアップデート。機能上の変更はありません。

System ILA (1.1)

* バージョン 1.1 (Rev. 3)

* 一般: virtexuplus58g デバイス ファミリのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

System Management Wizard (1.3)

* バージョン 1.3 (Rev. 8)

* 機能改善: 温度が低いことを知らせるアラームをイネーブルに機能を追加。

* その他: 内部 GUI 変更。カスタマーには影響なし。

TMR Comparator (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

TMR Inject (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

TMR Manager (1.0)

* バージョン 1.0 (Rev. 3)

* 変更なし

TMR Soft Error Mitigation Interface (1.0)

* バージョン 1.0 (Rev. 5)

* 一般: リント エラーを避けるため HDL をアップデート機能上の変更はありません。

* 1 つまたは複数のサブコアでリビジョンを変更

TMR Voter (1.0)

* バージョン 1.0 (Rev. 1)

* 変更なし

TSN Endpoint Block (1.0)

* バージョン 1.0 (Rev. 2)

* 1 つまたは複数のサブコアでリビジョンを変更

TSN Tri Mode Ethernet MAC (1.0)

* バージョン 1.0 (Rev. 3)

* 変更なし

Time-Aware DMA (1.0)

* バージョン 1.0 (Rev. 1)

* RTL の修正

* 1 つまたは複数のサブコアでリビジョンを変更

Timer Sync 1588 (1.2)

* バージョン 1.2 (Rev. 4)

* 変更なし

Tri Mode Ethernet MAC (9.0)

* バージョン 9.0 (Rev. 12)

* 問題修正: ユーザー パラメーター int_clk_src に初期値を割り当て

* 問題修正: リント違反をクリア

* その他: 新しいデバイスのサポート

UHD-SDI Audio (1.1)

* バージョン 1.1

* 問題修正: SD-SDI 音声エンベッド: 制御パケットにサンプル レートがコンフィギュレーション インターフェイスを介してコンフィギュレーション可能 (依然は 48 KHz に固定されていた)

* 問題修正: SD-SDI 音声エンベッド: グループ順序の問題を解決。例: グループ 2、3、または 4 で機能するよう、4 チャネル システムをコンフィギュレーション (以前は、グループ 1 でのみ機能していました)。

* 問題修正: SD-SDI 音声エンベッド/抽出: 制御パケットがオプションまたはない場合、音声グループ検出モジュールでデータ パケットからデコードされたアクティブ チャネル情報がレポートされる

* 問題修正: 2、6、10、14 のチャネル システムで、最終グループの残りの 2 チャネルが、有効なビットが 1 に設定されたミュート データで送信される (以前は制御パケットのみで非アクティブ チャネルを伝えていた)

* 問題修正: 音声エンベッド: レート制御ロジックを修正 (サンプルの送信は、音声サンプル レート、Video フレーム レートおよび解像度に合わせて制御)

* 問題修正: RTL コンパイル警告を修正

* その他: [UHD-SDI Audio] カテゴリを [Audio Connectivity & Processing] に変更

* その他: オフセット 0x8 で予約されているレジスタのデフォルト値をほかの予約レジスタと同期するよう 0x0 に変更 (以前は 0x1 だった)

UHD-SDI GT (1.0)

* バージョン 1.0 (Rev. 2)

* 問題修正: マルチリンク GT インスタンシエーションの問題を修正

UHD-SDI Video Pattern Generator (1.0)

* バージョン 1.0

* 変更なし

UltraScale 100G Ethernet Subsystem (2.3)

* バージョン 2.3 (Rev. 3)

* ポート変更: AXI4-lite がイネーブルのときに user_reg0 ポートを追加

* ポート変更: デフォルトで gt_rxusrclk2 ポートをイネーブル

* その他: ユーザー アクセス用にアドレス 0x00CC に USER_REG0 レジスタを追加

* その他: サンプル デザインの共有ロジックの場合、tx_reset_done および rx_reset_done は IP からの出力なのでレジスタ化

* その他: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGA Gen3 Integrated Block for PCI Express (4.4)

* バージョン 4.4 (Rev. 3)

* 問題修正: [Enable In System IBERT] パラメーターで [GT Channel DRP] パラメーターの依存性を削除。同時に両方のオプションを選択できるようになっています。

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale FPGAs Transceivers Wizard (1.7)

* バージョン 1.7 (Rev. 4)

* 一般: In-System IBERT の rxrate ポート用に XDC の回避策を削除

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale Soft Error Mitigation (3.1)

* バージョン 3.1 (Rev. 8)

* 問題修正: vu37p のサンプル デザインで slr2_cfg_frame_ecce4 プリミティブ ロケーション制約を修正

* その他: 防衛グレードの UltraScale+ デバイス サポートを追加

UltraScale+ 100G Ethernet Subsystem (2.4)

* バージョン 2.4 (Rev. 3)

* ポート変更: AXI4-lite がイネーブルのときに user_reg0 ポートを追加

* ポート変更: デフォルトで gt_rxusrclk2 ポートをイネーブル

* その他: ユーザー アクセス用にアドレス 0x00CC に USER_REG0 レジスタを追加

* その他: サンプル デザインの共有ロジックの場合、tx_reset_done および rx_reset_done は IP からの出力なのでレジスタ化

* その他: 新しい UltraScale+ デバイス サポートを追加

* その他: AXI レジスタのマップ カウンターが最適化されないように XDC 制約を追加

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express 4c Integrated Block (1.0)

* バージョン 1.0 (Rev. 3)

* 機能改善: 仮想チャネル (VC) 機能をデフォルトでイネーブル

* 1 つまたは複数のサブコアでリビジョンを変更

UltraScale+ PCI Express Integrated Block (1.3)

* バージョン 1.3 (Rev. 3)

* 機能改善: 複数の DWORD トランザクションをサポートするため、PIO サンプルデザインを改善。

* 1 つまたは複数のサブコアでリビジョンを変更

Universal Serial XGMII Ethernet Subsystem (1.0)

* バージョン 1.0 (Rev. 3)

* 問題修正: リント違反をクリア

* 問題修正: 追加 GT 制御/ステータスおよび DRP ポート オプションを設定してコアを生成すると、GT DRP、ステータスおよび制御ポートが GT 入力へ接続されないバグを修正

* その他: 新しいデバイスのサポート

* その他: dont_touch 合成属性を AXI4-Lite バス インターフェイスのあるモジュールに追加サンプル デザインがインプリメントされているときに制御/ステータス レジスタの最適化を防ぐため、リソース使用率データが正確になります。

* 1 つまたは複数のサブコアでリビジョンを変更

Utility Reduced Logic (2.0)

* バージョン 2.0 (Rev. 4)

* 変更なし

Utility Vector Logic (2.0)

* バージョン 2.0 (Rev. 1)

* 変更なし

VIO (Virtual Input/Output) (3.0)

* バージョン 3.0 (Rev. 19)

* 一般: virtexuplus58g デバイスのサポートを追加

Video AXI4S Remapper (1.0)

* バージョン 1.0 (Rev. 9)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Color Space Conversion and Correction (1.0)

* バージョン 1.0 (Rev. 11)

* 一般: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Deinterlacer (5.0)

* バージョン 5.0 (Rev. 11)

* 新機能: C_AXIMM_BURST_LENGTH にさらに値を追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video DisplayPort 1.4 RX Subsystem (1.0)

* バージョン 1.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

Video DisplayPort 1.4 TX Subsystem (1.0)

* バージョン 1.0 (Rev. 1)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Read (2.1)

* バージョン 2.1

* 一般: インターレース サポートのため Linux ドライバーをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Frame Buffer Write (2.1)

* バージョン 2.1

* 一般: インターレース サポートのため Linux ドライバーをアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Horizontal Scaler (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Video In to AXI4-Stream (4.0)

* バージョン 4.0 (Rev. 8)

* 変更なし

Video Letterbox Engine (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Mixer (3.0)

* バージョン 3.0 (Rev. 1)

* 新機能: リセット前に保留の AXI トランザクションをフラッシュする機能を追加

* 1 つまたは複数のサブコアでリビジョンを変更

Video On Screen Display (6.0)

* バージョン 6.0 (Rev. 15)

* 変更なし

Video PHY Controller (2.2)

* バージョン 2.2 (Rev. 1)

* 一般: Virtex UltraScale + 58G および HBM デバイス ファミリでの HDMI プロトコル用に GTYE4 のサポートを拡張

* 1 つまたは複数のサブコアでリビジョンを変更

Video Processing Subsystem (2.0)

* バージョン 2.0 (Rev. 9)

* 一般: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Test Pattern Generator (7.0)

* バージョン 7.0 (Rev. 11)

* 一般: 合成可能なサンプル デザインのアップデート

* 1 つまたは複数のサブコアでリビジョンを変更

Video Timing Controller (6.1)

* バージョン 6.1 (Rev. 12)

* 変更なし

Video Vertical Chroma Resampler (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Video Vertical Scaler (1.0)

* バージョン 1.0 (Rev. 11)

* 1 つまたは複数のサブコアでリビジョンを変更

Video to SDI TX Bridge (2.0)

* バージョン 2.0

* 変更なし

Virtex-7 FPGA Gen3 Integrated Block for PCI Express (4.3)

* バージョン 4.3 (Rev. 3)

* 問題修正: MSIX TABLE および PBA OFFSET パラメーターをアップデート。MSI-X 機能に影響します。

Viterbi Decoder (9.1)

* バージョン 9.1 (Rev. 9)

* 変更なし

XADC Wizard (3.3)

* バージョン 3.3 (Rev. 5)

* 変更なし

XAUI (12.3)

* バージョン 12.3 (Rev. 4)

* 一般: 防衛グレードの Zynq UltraScale+ デバイスのサポートを追加

* 1 つまたは複数のサブコアでリビジョンを変更

XHMC (1.0)

* バージョン 1.0 (Rev. 7)

* 1 つまたは複数のサブコアでリビジョンを変更

YCrCb to RGB Color-Space Converter (7.1)

* バージョン 7.1 (Rev. 12)

* 変更なし

ZYNQ UltraScale+ VCU (1.1)

* バージョン 1.1 (Rev. 1)

* ポート変更: なし

* 問題修正: RTL での BValid のトグルの問題を修正

* 問題修正: Smart Interconnect 最適化のため修正

* 機能改善: なし

* その他: なし

ZYNQ7 Processing System (5.5)

* バージョン 5.5 (Rev. 6)

* 変更なし

ZYNQ7 Processing System VIP (1.0)

* バージョン 1.0 (Rev. 5)

* 1 つまたは複数のサブコアでリビジョンを変更

ZYNQMPSOC Processing System VIP (1.0)

* バージョン 1.0 (Rev. 3)

* 1 つまたは複数のサブコアでリビジョンを変更

Zynq UltraScale+ MPSoC (3.2)

* バージョン 3.2 (Rev. 1)

* 問題修正: 1. SD_CONFIG_REG2(0xFF180320) レジスタの SD0_8BIT フィールドは、SD データの伝送モード次第で (4 ビット/8 ビット) アップデートされます。

* 問題修正: 2. CG デバイスの間違った消費電力レポートの計算を修正。

* 1 つまたは複数のサブコアでリビジョンを変更

Zynq UltraScale+ RF Data Converter (2.0)

* バージョン 2.0 (Rev. 1)

* 問題修正: 6.4 GSPS を超えるサンプル レートの DAC PLL Vco 範囲を修正

* 問題修正: ZU25/27/28DR デバイスの最大 ADC サンプル レートを 4.096 GHz に設定

* 問題修正: マルチタイル SYNC sysref カウンターの問題を修正以前のカウンターはしきい値の最小値を満たせなくなる可能性があります。

* 問題修正: Windows でサンプル デザインを開く際の問題を修正

* 問題修正: PLL VREG 設定をアップデート

* 機能改善: AXI から DRP へのアクセス時間を改善

* 機能改善: 未使用パスで補間フィルターをディスエーブル

* 機能改善: LUTAR メソドロジーの警告を削除

* 機能改善: 新しい PLL ロック プロシージャをインプリメント

* 機能改善: スタートアップを完了する前に AXI-Streaming リセットのディアサートを待機

* その他: パスの長さを短くするため rfdc_ex へのサンプル デザイン名を変更

* その他: PLL 基準クロックの最小値を 50 MHz から 102.4062 MHz に変更

audio_tpg_v1_0 (1.0)

* バージョン 1.0

* 変更なし

axi_msg (1.0)

* バージョン 1.0 (Rev. 3)

* 一般: XPM FIFO リセットの修正

axi_sg (4.1)

* バージョン 4.1 (Rev. 10)

* XPM FIFO リセットを修正するためのアップデート

interrupt_controller (3.1)

* バージョン 3.1 (Rev. 4)

* 変更なし

lib_bmg (1.0)

* バージョン 1.0 (Rev. 10)

* 変更なし

lib_cdc (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_fifo (1.0)

* バージョン 1.0 (Rev. 11)

* 変更なし

lib_pkg (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

lib_srl_fifo (1.0)

* バージョン 1.0 (Rev. 2)

* 変更なし

AR# 71212
日付 06/28/2018
ステータス アクティブ
種類 リリース ノート
ツール
このページをブックマークに追加