このアンサーには、JTAG to AXI Master IP を使用したAXI PCIe Gen3/XDMA 内部レジスタの読み出し方法について説明したダウンロード可能な PDF が添付されています (使いやすさを改善するため PDF ファイルが提供されています)。
アンサーはウェブ ベースであり、情報は随時更新されます。この PDF の最新版は、このアンサーから入手できます。
このアンサーは、PCI Express ソリューション センターの一部です。
| (Xilinx Answer 34536) | ザイリンクス PCI Express ソリューション センター |
このアンサーに添付されている資料には、AXI Bridge for PCI Express Gen3 (AXI PCIE Gen3) および DMA Subsystem for PCI Express (XDMA) の AXI4-Lite インターフェイスを介して、内部コンフィギュレーション レジスタにアクセスするための JTAG to AXI Master IP の使用方法が説明されています。
内部レジスタに対する読み出しおよび書き込みを行い、AXI トランザクションを Vivado ILA でプローブするため、ブロック図および Tcl コマンドが提供されています。
割り込みデコード レジスタ、ブリッジ ステータス、制御レジスタなどの IP の内部レジスタを読み出してデバッグする方法が説明されています。
PDF で説明されている方法は、プロセッサが停止し、レジスタをソフトウェアからは読み出すことができない場合に特に役立ちます。
改訂履歴
2018/07/24 - 初版
| タイトル | サイズ | ファイルタイプ |
|---|---|---|
| AR_71322_Reading_Bridge_DMA_registers_using_JTAG_to_AXI_MASTER.pdf | 1016 KB |
| AR# 71322 | |
|---|---|
| 日付 | 07/24/2018 |
| ステータス | アクティブ |
| 種類 | 一般 |
| IP | |