MIPI D-PHY または MIPI CSI-2 RX Subsystem IP をスレーブ モードで使用すると、1500 Mbps などライン レートが高いときに、センサーから受信される処理済みパケットで断続的なデータ破損がレポートされます。
これは、デザインに I/O 終端がない場合に発生します。
この問題は、Vivado 2018.2 以前のバージョンで生成された LogiCORE MIPI D-PHY RX および MIPI CSI-2 RX Subsystem で発生します。
I/O の内部終端は、次の xdc 制約を使用してイネーブルにできます。
UltraScale+ デバイス:
set_property DIFF_TERM_ADV TERM_100 [get_ports <clk_rxp/n>]
set_property DIFF_TERM_ADV TERM_100 [get_ports <data_rxp[*]/n[*]>]
7 シリーズ デバイス:
set_property DIFF_TERM TRUE [get_ports <clk_rxp/n>]
set_property DIFF_TERM TRUE [get_ports <data_rxp[*]/n[*]>
Vivado 2018.3 で生成された MIPI D-PHY RX および MIPI CSI-2 RX Subsystem では、I/O 終端 がデフォルトによりイネーブルになっています。