UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71746

Zynq UltraScale+ RFSoC: RF Analyzer の既知の問題および制限事項

説明

2019.1 リリースの RF Analyzer には、注意が必要な既知の問題および制限があります。

  • キャプチャおよび再生サイズの制限。
  • ファブリック データ幅に関する注意事項。
  • マルチバンドのサポート。

このアンサーでは、これらの問題を説明し、その回避策を示します。

ソリューション

キャプチャおよび再生サイズの制限

サンプル数は、リアル モードでは 16384 個、ADC 4 Gsps の I/Q モードでは 16384 個、DAC および 2 Gsps ADC の I/Q モードでは 8192 個に制限されています。

今後のリリースで、サンプル サイズを増加し、選択できるようにする予定です。


キャリブレーション停止がサポートされていない

RF Analyzer の GUI でキャリブレーションを停止するオプションがありません。

この機能は今後のリリースで追加される予定です。


ファブリック データ幅

サポートされるファブリック データ幅は、1、2、4、8、16 です。その他の値も使用できますが、間引き/補間/実数/複素は変更できません。


マルチバンドのサポート:

IP がマルチバンドでコンフィギュレーションされている場合は、マルチバンドはサポートされません。

回避策:

ビルド済みビットストリームを使用すると、マルチバンドを使用できます。

AR# 71746
日付 05/29/2019
ステータス アクティブ
種類 一般
デバイス
  • Zynq UltraScale+ RFSoC
ツール
  • Vivado Design Suite - 2018.3
IP
  • Zynq UltraScale Plus RF Data Converter IP
このページをブックマークに追加