AR# 71747

Zynq UltraScale+ MPSoC/RFSoC、PS DDR - PS DDR デザインを ECC で初期化するには FSBL を使用する必要がある

説明

デザインに DDR メモリが含まれている場合は、psu_init.tcl ではなく FSBL を使用してコンフィギュレーションする必要があります。

psu_init.tcl スクリプトは通常デバッガーでのみ使用され、PS DDR ECC を完全に初期化しないので、プログラムの動作中にプログラム例外が発生します。

ソリューション

PS DDR を含むデザインを ECC をイネーブルにしてデバッグするには、プログラムを読み込んで実行する前に、FSBL ソフトウェア アプリケーションを実行する必要があります。

この問題を回避するには、SDK で次を実行します。

  1. FSBL サンプル アプリケーションをビルドします。
  2. FSBL の Run Configuration と Run/Debug Configuration を [Run psu_init] オプションをオフにして作成します。
  3. FSBL Run Configuration を実行します。
  4. FSBL の実行を停止します。
  5. ユーザー アプリケーション コンフィギュレーションを実行/デバッグします。


2019.1 リリースから、デバッグ セッションを初期化するのに FSBL を自動的に使用することを可能にする予定です。

AR# 71747
日付 02/11/2019
ステータス アクティブ
種類 一般
デバイス
IP