AR# 71823

Soft-Decision FEC (SDFEC) v1.1 (Rev 1) - Windows OS でシミュレーションのみのサンプル デザインを使用すると、スティミュラスが正しく生成されない

説明

5G モードを選択し、Windows マシンでサンプル デザインをシミュレーションすると、シミュレーションが正しく完了しません。 

この問題の原因は何ですか。

ソリューション

これは Soft-Decision FEC (SDFEC) v1.1 の既知の問題で、Vivado 2019.1 で修正される予定です。

この問題は、5G シミュレーションのみのサンプル デザインが Windows OS で生成されると発生します。

Linux OS を使用するとこの問題を回避できます。

Windows OS で Vivado 2018.3 を使用する場合は、SDFEC パッチを (Xilinx Answer 71873) からダウンロードするとこの問題を回避できます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
71873 Soft-Decision FEC (SDFEC) Integrated Block v1.1 (Rev 2) - Vivado 2018.3 での Soft-Decision FEC (SDFEC) Integrated Block v1.1 のパッチ アップデート N/A N/A
AR# 71823
日付 01/10/2019
ステータス アクティブ
種類 一般
IP