AR# 71984

AXI VDMA v6.3 - 7 シリーズ デバイスのデザインで非同期モードの VDMA でタイミングが満たされない

説明

Vivado 2017.3 ~ 2018.3 で、7 シリーズ デバイスをターゲットにする AXI Video Direct Memory Access (VDMA) IP コアを非同期モードで使用するデザインでは、VDMA 内にあるタイミング違反のパスによりタイミングが満たされないことがあります。

この問題が発生する理由は何ですか。どうしたら修正できますか。

ソリューション

AXI VDMA コア用に自動生成された制約ファイルに制約が存在しないため、タイミング エラーが発生します。

回避策として、次の制約をデザインに追加します。

set_false_path -from [get_cells -hierarchical  -filter "NAME =~**MM2S*LB_BUILT_IN*/*rstbt*/*rst_reg[*]"]
set_false_path -from [get_cells -hierarchical  -filter "NAME =~**MM2S*LB_BUILT_IN*/*rstbt*/*rst_reg_reg"]
set_false_path -to   [get_pins  -hierarchical  -filter "NAME =~**MM2S*LB_BUILT_IN*/*rstbt*/*PRE"]
set_false_path -to   [get_pins  -hierarchical  -filter "NAME =~**S2MM*LB_BUILT_IN*/*rstbt*/*PRE"]
set_false_path -from [get_cells -hierarchical  -filter "NAME =~**S2MM*LB_BUILT_IN*/*rstbt*/*rst_reg_reg && IS_SEQUENTIAL"]
set_false_path -from [get_cells -hierarchical  -filter "NAME =~**S2MM*LB_BUILT_IN*/*rstbt*/*rst_reg[*]"]

注記:

  1. ip_instance_name は AXI VDMA IP コアのインスタンス名に置き換えます。
  2. これらの制約は、非同期モードで設計された AXI VDMA IP に対してのみ追加します。
  3. これらの制約は、7 シリーズ デバイスをターゲットとしたデザインにのみ追加します。


この問題は Vivado 2019.1 で修正されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54448 LogiCORE IP AXI Video Direct Memory Access - Vivado 2013.1 およびそれ以降のツール バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 71984
日付 12/12/2019
ステータス アクティブ
種類 既知の問題
IP