UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 72389

Zynq UltraScale+ MPSoC (Vivado 2019.1) - PL-PCIe ルート ポート - ドライバーのコンパイルでエラーが発生する

説明

Zynq UltraScale+ MPSoC PL ブリッジがルート ポート (DMA/Bridge Subsystem for PCI Express - Bridge モード) であり、PetaLinux でドライバーが有効になっていると、ドライバーのコンパイルでエラーが発生します。

これは、Kernel 4.19 での PCIe サブシステム API の変更が原因です。


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536)ザイリンクス PCI Express ソリューション センター

ソリューション

この問題を修正するには、このアンサーに添付されている緊急パッチをインストールしてください。

このパッチは、旧 API of_pci_get_host_bridge_resources () を削除し、新しいカーネル API devm_of_pci_get_host_bridge_resources() を使用してコンパイル エラーを修正します。

改訂履歴

2019/05/30 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
0001-PCI-XDMA-PL-Remove-of_pci_get_host_bridge_resources.patch 1 KB PATCH
AR# 72389
日付 05/29/2019
ステータス アクティブ
種類 既知の問題
IP
  • DMA for PCI Express (PCIe) Subsystem
このページをブックマークに追加