UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7412

Virtex コンフィギュレーション - SelectMAP の初期化のタイミング (CS/、BUSY のアサート)

説明

キーワード : Virtex, configuration, SelectMAP, CS, コンフィギュレーション

重要度 : 標準

概要 :
Virtex デバイスを SelectMAP モードでコンフィギュレーションするのに必要な初期化のタイミングについて

ソリューション

このアンサーでは、CS/ のタイミングおよびデータ ワードの書き込みのタイミングについて説明します。 Virtex コンフィギュレーションに関する詳細は、アプリケーション ノート (Xilinx XAPP138) 『Virtex FPGA Series Configuration and Readback』を参照してください。

電源投入後、Virtex デバイスは、初期化にクロック サイクルが 3 周期かかります。 初期化の前にデータの書き込みが試みられた場合は、データは転送されません。 CS/ のアサート後 2 回目の立ち上がり CCLK までの間は、データは書き込まれていないように見えます。これは、アプリケーション ノート XAPP138 の情報と食い違うように受け止められますが、 SelectMAP およびシリアル モードの波形を見ると、BitGen で生成されたビットストリームがロードされていることが確認できます。 このビットストリームには先頭に 32 ビットのダミー ワードがあるため、この初期化のタイミング問題のために 1 ビットまたは 1 バイトが無視されても、問題はありません。

BUSY 信号は、この初期化の 1 〜 2 クロック サイクル間、High を保持しますが、ビットストリームの先頭にダミー ワードがあるため、データの損失はなく、これが原因となってコンフィギュレーションに問題が生じることはありません。
AR# 7412
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般