UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 7862

12.1 タイミング制約 - 内部で分周/乗算されたクロックで clock-to-out/clock-to-pad 制約を指定する方法

説明

内部で分周/逓倍されたクロックに CLOCK_TO_OUT/CLOCK_TO_PAD 制約を指定する方法を教えてください。

ソリューション

CLOCK_TO_OUT または CLOCK_TO_PAD 制約はクロック ピンに対して設定する必要があるため、このクロックに対して制約を設定し、タイミング値を調整する必要があります。

たとえば、クロックを内部的に 2 で分周しており、CLOCK_TO_OUT 制約を 10ns に設定する場合、制約を入力クロックに対して設定し、クロック エッジ後のタイミング値を 2 倍の 20ns に設定します。

同様に、逓倍されたクロックを使用する場合、タイミング値を半分にします。

詳細は、(ザイリンクス アンサー 6905) および (ザイリンクス アンサー 2586) を参照してください。

タイミング制約の詳細は、『Timing Constraints User Guide』 を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf

AR# 7862
日付 12/15/2012
ステータス アクティブ
種類 一般