UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8007

Virtex CLKDLL - データブックに記述されている出力ジッタの値が cylce-to-cycle 入力ジッタの値に比べて小さいのはなぜですか

説明

キーワード : Virtex, CLKDLL, jitter, cycle, input, ジッタ, サイクル, 入力

重要度 : 標準

概要 :
データブックには、cycle-to-cycle 入力ジッタが +/-300ps に対して cycle-to-cycle ジッタが +/-60ps と記述されています。 出力ジッタを入力ジッタより短くすることがなぜ可能なのですか。

ソリューション

DLL 出力ジッタおよびスキューの仕様には入力クロック ジッタが含まれていません。 これは、入力ジッタはアプリケーションによって値が異なるためです。 つまり、+/-60ps という出力ジッタは、DLL が既存の入力クロック ジッタに追加できるジッタ量です。

DLL は遅延ラインであり、PLL のようなクロック ジェネレータではありません。このため、ノイズのない入力クロックからはノイズのないクロックが出力され、ノイズのある入力クロックからはノイズのあるクロックが出力されることに注意してください (例外として入力クロックをデューティ サイクルで修正可能)。

DLL 出力の cycle-to-cycle ジッタの値 (+/-60ps) は、CLKDLL のタップの調整に基づいています。 ただし、入力ジッタ、DLL の内部遅延、配線などほかの要素も cycle-to-cycle ジッタを発生させる原因となります。 cycle-to-cycle ジッタの詳細については、(Xilinx Answer 13397) を参照してください。

タイミングを考慮する場合は、周期ジッタを使用します。 詳細については、(Xilinx Answer 13645) を参照してください。
AR# 8007
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般