UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8241

Virtex/Virtex-II コンフィギュレーション - DONE ピンが外部から Low に保持されている場合に DONE ピンが解放されたかどうかを判断する方法

説明

キーワード : FPGA, configuration, express mode, serial mode, DONE, low, DriveDone, コンフィギュレーション, エクスプレス モード, シリアル モード

DONE ピンが外部から Low に保持されているのか、FPGA で DONE 信号が解放されていないのかを判断する方法を教えてください。

ソリューション

DONE ピンは、デフォルトではオープン ドレイン ドライバで、ロジック High にするためプルアップする必要があります。これにより、複数の FPGA をシリアル デイジー チェーンでコンフィギュレーションできます。

デバイスがシリアル デイジー チェーンでコンフィギュレーションされる場合、アップストリーム デバイスが完全にプログラムされてから、コンフィギュレーション データがダウンストリーム デバイスに送信されます。アップストリーム デバイスがプログラムされた後、DONE ピンが解放され、すべての FPGA が DONE ピンを解放して DONE 信号が High になるまで、スタートアップ シーケンスで待機状態になります。

すべての Virtex および Virtex-II デバイスには、DONE パッドに内部プルアップ抵抗が含まれています。このプルアップ抵抗は、BitGen の DriveDone オプションを使用してイネーブルにします。これにより、FPGA が DONE ピンを単に解放するのではなく、DONE 信号を High に駆動するように設定できます。シリアル デイジー チェーンでは、最後のデバイスにのみこのオプションを設定できます。このオプションがアップストリーム デバイスで設定されると、コンフィギュレーション情報が読み込まれた後に DONE 信号が High に駆動され、共有されている DONE 信号で競合が発生します。

Virtex デバイスの DONE ピンが解放されたかどうかを判断する方法
Virtex デバイスで DONE が解放されたかどうかを直接判断する方法はありません。シリアル コンフィギュレーション モードでは、DOUT ピンをモニタし、デバイスがデータをダウンストリームに送信し始めたかどうかを確認できます。DOUT ピンの状態は、デバイスでコンフィギュレーション データの読み込みが完了したか、CRC チェックでエラーが検出されなかったか、DONE ピンが解放されたかを示します。

メモ :
1. デバッグ ビットストリームを使用する場合、DOUT ピンの状態から FPGA で DONE ピンが解放されたかどうかは示されません。
2. SelectMAP では DOUT ピンが BUSY 信号になるので、この手法は SelectMAP コンフィギュレーション モードには適用されません。


Virtex-II デバイスの DONE ピンが解放されたかどうかを判断する方法
Virtex-II の DONE ピンが解放されたかどうかは、JTAG を介して命令キャプチャを実行することにより直接判断できます。Instruction Capture レジスタにより、DONE ピンを解放する内部 release_done 信号にアクセスできます。Virtex では、DONE ピンの実際の値が release_done 信号ではなくこれらの各レジスタに示されるので、この方法は使用できません。

JTAG を介した命令キャプチャ
JTAG を介した命令キャプチャを実行するには、TAP をリセットして Shift-IR ステートに移動します。TMS=0 を保持している間に、TCK にクロックを 6 回供給します。デバイスにより IR Capture 値が TDO ピンに出力されます。Instruction_Capture パターンのビット 5 の値により、DONE 信号が解放されたかどうかが示されます。次に、 BSDL ファイルからの例を示します。

attribute INSTRUCTION_CAPTURE of XC2V250_CS144 : entity is
-- Bit 5 is 1 when DONE is released (part of startup sequence)
-- Bit 4 is 1 if house-cleaning is complete
-- Bit 3 is ISC_Enabled
-- Bit 2 is ISC_Done
"XXXX01";

BitGen の設定
ビットストリームの生成に選択されたスタートアップ シーケンス オプションを確認してください。SyncToDone オプションの使用をお勧めします。このオプションは、シリアルまたはエクスプレス モード コンフィギュレーションで複数の FPGA をデイジー チェーン接続している場合は必須です。SyncToDone オプションを使用すると、DONE ピンが High になるまでスタートアップ シーケンスは続行されません。

FPGA がデイジー チェーン接続されている場合、ほかの FPGA によって DONE ピンが Low に保持されます。推奨される STARTUP オプションは、次のとおりです。

Virtex、Virtex-II、およびその派生デバイス :
DONE_cycle:4
GTS_cycle:5
GSR_cycle:6
GWE_cycle:6

XC3000、XC4000、XC5200 シリーズ デバイス :
DONE:C1
OutputsActive:DI
GSRinactive:DI
AR# 8241
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般