We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 9150

5.1i CPLD CPLDFit/Hitop - 「Error: Insufficient number of input pins (error:hi300, hi301)」 というエラー メッセージが表示される


キーワード: 5.1i, 4.1i, 4.2i, insufficient, CPLD, hi300, hi301

重要度: 標準

デザインをフィットすると、次のようなエラー メッセージが表示されます。

"Insufficient number of input pins:
Needs at least 27 but only 12 left after allocating other resources.
Device XC9572XL-PC44 was disqualified.

ERROR:hi300 - The design requires too many resources to fit in any of the specified devices. You may want to decrease the pterm limit for a denser fit, or split the design into sub- designs, or try a larger device."


この問題は、デバイスとパッケージの組み合わせで使用できる数よりも多くの I/O が使用されていると発生します。 回避策は次のようになります。

1. デザインを変更し、I/O の数を減らします。

2. 使用しているデバイスにもっと I/O を多く含むパッケージがほかにないかどうかを確認します。たとえば、XC9536XL-PC44 デバイスには、I/O が 34 個あり、XC9536XL-VQ64 デバイスには、36 個あります。 詳細は、XC9500/XL データ シートの表 2 を参照してください。 http://www.xilinx.co.jp/partinfo/databook.htm#cpld.)

3. CoolRunner XPLA3 の場合、JTAG ピンを I/O として使用できます。この機能があるのは、ザイリンクスの CPLD のみです。 JTAG ピンを ISP 機能専用にしなければ、I/O ピンを 4 つ追加できます。 詳細については、(Xilinx Answer 8455) を参照してください。

4. I/O ピンを多く含むデバイスを同じデバイス ファミリから選択してください。
AR# 9150
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般