ザイリンクス トレーニング イベント:Xilinx Zynq EPP Day

* 本イベントは終了いたしました

Xilinx Zynq EPP Day は、最新のデバイス Zynq™-7000 エクステンシブル プロセッシング プラットフォーム (EPP) について、製品詳細からハードウェア、ソフトウェア両面での設計方法までを短期間に習得できる機会です。通常各コース 2 日間かけて行われる内容を1 日に凝縮しているので、効果的にエッセンスが学べます。
今年話題となる Zynq-7000 EPP に関連する 3 つのトラックから選択して受講いただけます 。

  • トラックA : 「 システム アーキテクト向け」 Zynq-7000 EPP の内部構成とその特徴を理解する
  • トラックB : 「 ハードウェア デザイナー向け」 Zynq-7000 EPP を使用したエンベッドシステムの効果的な開発の仕方を学ぶ
  • トラックC : 「ソフトウェア デザイナー向け」 ユーザアプリケーション開発やデバッグ方法などを学ぶ

イベントの冒頭には、全体セッションとして、Zynq-7000 EPP に関するエコシステムを含めた最新アップデートをご紹介いたします。 受講料は通常コースの約半額で大変お得になっております。 Zynq EPP の詳細な内部構造の情報や、ハードウェア開発、ソフトウェア開発のコースを同時開催いたしますので、ぜひ、この機会に皆様お誘い合わせの上ご参加ください。


ザイリンクス株式会社


開催概要

  • 日時: 8 月 3 日 (金) 10:00~17:30
  • 会場: 東京コンファレンス・センター品川
  • 定員: 300名様
  • 各トラック定員:100 名様
  • 事前登録制/ご昼食付き
  • 登録期限: 7 月 30 日 (月)
  • 受講料: 42,000 円 (税別)
    ※トレーニング クレジット ( TC ) をお持ちのお客様は本イベントでご使用 いただけます ( 3TC )

主催

  • ザイリンクス株式会社
 

プログラム

10:00~10:30

ザイリンクス Zynq-7000 EPP アップデート

10:30~17:30

トラック A:

Zynq EPP システム
アーキテクチャ

トラック B:

Zynq EPP エンベデッド
システム開発

トラック C:

Zynq EPP エンベデッド
システム ソフトウェア開発

コース概要

このコースは、ARM® Cortex™-A9 プロセッサ ベースのプロセッシング システム (PS) と統合されたプログラマブル ロジック (PL) のアーキテクチャについて学べます。

PS、I/O ペリフェラル、タイマー、キャッシュ、DMA、割り込み、メモリ コントローラーを構成する個々のコンポーネントの詳細も扱います。特に、PL ユーザー ロジックからの PS DDR コントローラーへの有効なアクセスと使用、PL と PS の効率的な接続、設計テクニックについて、重点的に解説します。

このコースは、FPGA の設計経験を持つエンジニアを対象とし、エンベデッド開発キット (EDK) を使用して効率的にエンベデッド システムを開発する方法について学べます。

Zynq EPP の特長/機能と概念、ツール、および設計テクニックについて解説します。

エンベデッド システムを設計、拡張、修正するだけでなく、AXI ベースのペリフェラルの追加やバスファンクションモデル(BFM)ベースのシミュレーションも行います。

      

この コースでは、ザイリンクス ソフトウェア開発キット (SDK) を使用して Zynq EPP のソフトウェアを設計/開発する方法ついて学べます。

デバイス ドライバーの開発およびユーザー アプリケーションのデバッグと統合が含まれます。さらに、設計を行う上で適切な判断を下し、最短の設計サイクルでデザインを作成するための、インプリメンテーションに対する実用的なヒントや最善の設計例も提供します。

受講対象

Zynq EPP およびプログラマブル ロジックを使用するシステムの実装に携わるハードウェアおよびファームウェア設計者

エンベデッド開発キットを使用し、ザイリンクス Zynq EPP を活用するエンベデッド システムを設計するエンジニア

ザイリンクスのスタンドアロン ライブラリを使用したシステムの設計とインプリメンテーション、ソフトウェア アプリケーションの開発とデバッグに携わるソフトウェア設計エンジニア

受講条件

  • FPGA の設計経験、FPGA 設計導入コース受講者、またはザイリンクス ISER インプリメンテーション ツールについての同等の知識
  • C プログラミングに関する基礎知識
  • マイクロプロセッサに関する基礎知識
  • HDL モデル作成の経験
  • FPGA の設計経験、FPGA 設計導入コース受講者、またはザイリンクス ISER インプリメンテーション ツールについての同等の知識
  • C プログラミングに関する基礎知識
  • マイクロプロセッサに関する基礎知識
  • HDL モデル作成の経験
  • C または C++ プログラミングの経験 (一般的なデバッグ テクニックを含む)
  • デバイス ドライバー、割り込みルーチン、スクリプトの記述と変更、ユーザー アプリケーション、ブート ローダー操作を含むエンベデッド プロセッシング システムの概念を理解している
*ご昼食 / 休憩は、講師よりご案内いたします。



お問い合わせ

お問い合わせはザイリンクス イベント事務局までご連絡ください。

 
/csi/footer.htm