アドバンス サーチ
ホーム : 製品とサービス : シリコン デバイス : FPGA : Spartan シリーズ : Extended Spartan-3A FPGA : Spartan-3AN FPGA
関連資料
データシート
ユーザー ガイド
デバイス一覧表
FAQ
総コストを最大 50% 削減
Spartan-3AN パンフレット
Webcasts (英語)
Spartan-3AN FPGA の概要
Spartan-3 FPGA で最も低いトータル コストを実現

Spartan-3AN FPGA

ワンチップ セキュア FPGA で最高のシステム インテグレーションを実現

ワンチップ Spartan®-3AN プラットフォームは、最先端 SRAM FPGA の持つ優れた機能と高性能セキュリティ、および不揮発性 FPGA の持つボードスペースの縮小や簡単なコンフィギュレーションといった 2 つの相反する要求を同時に満たす最良のソリューションを提供します。

Spartan-3AN FPGA の機能

2 つの電力管理モード 内蔵フラッシュ メモリ
  • 最高で 11Mb のユーザー フラッシュを搭載した、簡単で安全なエンベデッド アプリケーション ストレージ
  • 基板サイズに制限のあるアプリケーションでのシングルチップ ボードの設計が可能に
  • 20 年間のデータ保持期間および 10 万回の書き込み可能
  • Spartan-3A プラットフォームとピンの互換性あり
複数のセキュリティ レベル
  • 固有の Device DNA によってカスタマイズ可能なセキュリティ アルゴリズム
  • JTAG へのアクセスをモニタして対応
  • 不正改ざんをモニタし、ビットストリームの変更に警告を出す
  • アルゴリズムをより複雑にできる
  • ビットストリームを内部に隠すことによって不正アクセスを阻止
  • 改ざんしにくいパッケージング
  • JTAG のロックダウン機能によるバックドア アクセスの抑止
  • リードバックを無効にすることで、JTAG または ICAP を介したコンフィギュレーション リードバックを不可にする
最先端のコネクティビティ プラットフォーム
  • TMDS、PPDS、SSTL3 Class I および II など、最も頻繁に使用されている、あるいは新たに使用されているシングルエンドおよび差動信号規格をサポート
  • PCI™、PCI Express®、USB、Firewire、CAN、SPI、および I2C を含む検証済みのインターフェイス IP ソリューション
  • 最先端のインターフェイスは、最高 26 のシングルエンド I/O 規格および差動 I/O 規格をサポート
  • ホットスワップに完全に準拠し、3.3V をサポート
  • 最高 502 I/O ピンを提供
  • I/O あたり 622+Mb/s のデータ転送速度
4 レベル メモリ アーキテクチャ
  • 最高 176Kb の分散 SelectRAM™+ メモリ
    • 各 LUT は、シングルポートまたはデュアルポートの RAM/ROM として機能
    • LUT をカスケードしてより大きなメモリを構築可能
    • 柔軟なメモリ サイズ、FIFO、バッファを含むアプリケーション
  • 最高 576Kb のエンベデッド ブロック RAM
    • 同期型 18Kb のブロック RAM が最大 32 個カスケード可能
    • 各 18Kb ブロックは、シングルポート/デュアルポート RAM として設定可能
    • 各種のアスペクト比、データ幅変換、パリティをサポート
  • 最高で 16Mb の内蔵フラッシュ メモリ
    • 最高で 11Mb のオンチップ ユーザー フラッシュによる柔軟なシステム構築
    • MultiBoot 機能により、シングル チップ ソリューションによるフィールド フェイルセーフ機能向上
    • 保持および書き込み/消去サイクルで、不揮発性 FPGA 市場の新基準を構築
  • 広く普及している低コスト外部メモリ
    • HSTL および SSTL などのインターフェイスによって低コスト メモリを接続
    • 大きなシステム メモリ要件
コンフィギャブル ロジック ブロック
  • 各 CLB は 4 つのスライスで構成 – メモリおよびロジック機能に 4 つずつ分散
  • 多入力ファンクション – 1 個の CLB で 16:1 MUX
  • 高速演算ファンクション – 各 CLB カラムに 2 つのルックアヘッド キャリーチェーン
  • カスケード可能な 8 つの 16 ビット アドレッサブル シフト レジスタ
精密なクロック管理リソース
  • 各デバイスに最大 8 つの DCM (デジタル クロック マネージャ)
  • 5MHz ～ 333MHz 範囲内での柔軟な周波数生成
  • 0 度、90 度、180 度、270 度での精密な位相シフト制御
  • クロック/データ同期のための細かい制御 (クロック周期 1/256 )
  • 正確な 50/50 のデューティ サイクル
包括的なコンフィギュレーション機能
  • Multiboot 機能によって、フェイルセーフ機能の更新、アプリケーション制御向けの複数コンフィギュレーションを実現
  • 独自の多様なプラットフォーム フラッシュ
    • FPGA とフラッシュ メモリが 1 つの供給元から提供される利便性
    • JTAG、ビットストリーム比較、デザイン修正のトラッキングなどの高度な機能
    • 高速プログラミング
  • すぐに入手可能な汎用 SPI シリアル フラッシュ PROM
    • 広範におよぶメーカーのサポート
    • 標準チャネルで容易に入手
    • 低コストの民生機器システムで一般的

Spartan-3A DSP FPGA を使用する理由

最も低いトータル コスト
  • 最も低いトータル コストを実現
  • 業界最大級のデバイス/パッケージ選択オプション
  • 高性能で使いやすい IP コア ライブラリ
  • 最先端のエンベデッド/DSP ソリューション
  • 効率的かつコスト効果の高いボード設計
  • 標準コンポーネントの使用を削減
  • 外部コンポーネントを削減してシステムの信頼性を向上
必要なときにすぐに電力セーブに対応！
  • 業界唯一の 2 つの電力管理モード
  • 外部コンポーネントの消費電力低減
  • 内蔵された電力セーブ機能
  • ソフトウェア ツールによる低電力デザインの最適化
業界最大のオンチップ ユーザー フラッシュ
  • 最高 11Mb のオンチップ ユーザー フラッシュによるシステムの優れた柔軟性
  • スペースに制限のあるアプリケーション
  • MultiBoot 機能により、シングル チップ ソリューションによるフィールド フェイルセーフ機能向上
  • 簡単なコンフィギュレーション
  • 保持および書き込み/消去サイクルで、不揮発性 FPGA 市場の新基準を構築

Device DNA は強力な低コストのセキュリティを実現
  • 固有の Device DNA シリアル番号 (57 ビット) により、
    デザインのクローニング、不法なオーバービルディング、およびリバース エンジニアリングを防止
  • IP を保護する安全なメカニズム
  • セキュリティおよびエラーに応答するための
    カスタマイズ可能なアルゴリズム
低コストのエンベデッド プロセッシング プラットフォーム 最高の結果を可能にする完成度の高いデザイン ソリューション
  • ISE® Foundation™ ソフトウェア
    パフォーマンスの最適化、消費電力の管理、コストの削減、より高い生産性を実現する業界最高のプログラマブル ロジック デザイン ソリューション
  • ISE WebPACK™ ソフトウェア
    ザイリンクスの CPLD と中集積度の FPGA 用の無償で使いやすいロジック デザイン ソリューションであり、Windows と Linux に対応する ISE Foundation に含まれるすべての機能を提供
  • ISE Classics ソフトウェア
    以前リリースされた ISE ソフトウェア ツールの無償コレクション
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.