デジタル レーダー/EW

適応性に優れた RFSoC、SoC、FPGA を利用してコストと消費電力を最小限に抑えたレーダー/ISR アルゴリズムを実現

概要

ザイリンクスの最先端ソリューションは、今日のレーダーや ISR (情報、監視、偵察) システムで求められる要件に対応すると同時に、将来的な技術の進化にも柔軟に対応できます。ザイリンクスのプログラム可能な SoC は、CPU や GPU とは異なり、プログラマブル ロジックを利用することで波形だけでなくアルゴリズムの再プログラムも可能になります。モノリシックに統合した RF データ コンバータ搭載の 16nm MPSoC である RFSoC は、単一チップのレーダー、さらには単一チップの DRFM です。ザイリンクスの FPGA/SoC は、クラス最高の SWAPC (サイズ、重量、電力、コスト) を実現できる EW/ISR に最適なソリューションです。

デザイン サンプル 説明 デバイス サポート

クリックして拡大表示

16x16 チャネルの RF アナログを搭載

  • 16x 2GSPS 12 ビット ADC
  • 16x 6.4GSPS 14 ビット DAC

MIMO 向けのリモート無線

フェーズド アレイ EW/レーダー


クリックして拡大表示

ビームフォーミング

適応型ビームフォーミングは、スペクトルが競合する環境で正確な追跡または誘導が必要になるレーダー システムに標準装備される技術です。ザイリンクスのソリューションでは、性能と SWAP-C のいずれかを選択する必要はありません。データ タイプに依存しないため、あらゆる DSP データ タイプ (固定、浮動、倍精度) を使用できます。つまり、固定小数点の複雑な積和演算回路、固定精度を使用する加算、浮動小数点を使用する行列反転を必要とする複雑なソリューションです。また、ザイリンクスの SoC は、Ethernet、PCIe、Interlaken、SRIO、そのほかカスタム インターフェイスにも対応できるため、I/O にも依存しません。

Virtex UltraScale+

クリックして拡大表示

RADAR オンチップ

RFSoC は 16 個の 2GS ADC と 16 個の 6GS DAC をモノリシックに統合し、デジタル レーダー アレイの世界に革新をもたらしました。コヒーレンシを維持する目的で設計された RFSoC は、2 ~ 数千の要素を備えるレーダー サイズまで拡張可能です。4200+ DSP、16 x 32g GT、ADC、DAC、Quad A53、内部 RAM など必要なものをすべて備えた備えたデザインです。あとは、アンテナ、電源、クロック、カスタム レーダー コードを追加するだけです。このようなシステムをディスクリート コンポーネントで構築する場合を想像してみてください。VPX カード ラック、高消費電力で高レイテンシの JESD204b データ コンバータを追加する必要があるだけでなく、厳しい要件でコストのかかる ADC/DAC のレイアウト設計が必要になります。

Virtex UltraScale+
資料
ボードとキット
Filter Results
デフォルト デフォルト 製品 価格 ベンダー プログラム レベル
ビデオ

オンライン ビデオ


すべてのビデオ

Forum