高速アルゴリズム取引

低レイテンシの電子取引プラットフォーム

詳細

Alveo アクセラレータ カードを搭載したザイリンクスの高速アルゴリズム取引システムを利用することで、簡単に取引アプリケーションのレイテンシを削減できることを説明しています。

ウェビナーに登録

高速アルゴリズム取引システムについて理解を深め、実際に取引ソリューションに導入する方法を学ぶことができます。

開発を開始

ザイリンクスの高速アルゴリズム取引システムをダウンロード (無償)

マイクロ秒レイテンシの壁を超える

金融取引会社は、業界で生き残るために取引遅延の改善が不可欠です。取引戦略は、CPU 上のソフトウェアに実装されることが多く、PCIe バスを通過する際にレイテンシが発生します。

そこで、FPGA ベースの取引戦略へ移行するようになり、FPGA の開発知識や経験のないソフトウェア ベースの取引企業は、競争上不利な立場に置かれました。

ザイリンクスの高速アルゴリズム取引 (ATT) は、オープンソース化された取引システムであり、FPGA の専門知識がないソフトウェア開発者でも簡単に FPGA を活用して、最先端の取引戦略を実現できます。この ATT システムは、ブローカー、取引所、市場データ ベンダー、セルサイド ベンダー、自己勘定トレーダー向けのあらゆるアルゴリズム取引のユースケースに対応でき、HFT での損失を最小限に抑えることができます。

結果、サブマイクロ秒レベルのレイテンシで、より精度の高い取引が可能になります。

accelerated-algorithmic-trading

ソフトウェア定義のハードウェア アクセラレーション アルゴリズム取引

algorithmic-trading
  • 迅速な市場化 - 数週間 (年単位にならない)
  • ライセンス料なし
  • CME での Tick-to-Trade 用サンプル デザイン
  • 多様なユースケースをサポートするオープンソースのザイリンクス Vitis® ライブラリ
  • C/C++ でプログラム可能、FPGA 固有のコーディングは不要
  • 独自またはサードパーティのアプリケーションに柔軟かつ簡単に統合

すぐに運用し、高性能を実現できる

C/C++ プログラムを使用して、数週間 (年単位ではない) でアルゴリズム取引システムを最適化できる。FPGA の専門知識は不要

開発時間チャート

CPU で実行するより、レイテンシを 12 倍改善できる

レイテンシ パフォーマンス

開発を開始

ザイリンクスの高速アルゴリズム取引システムでレイテンシの優位性を実現