半導体自動テスト装置

ザイリンクスの包括的ソリューションで
次世代の SoC およびメモリ テスト
プラットフォームを実現

概要

次世代の SoC テスト装置は、今後さらに複雑化、高速化するさまざまな I/O プロトコルをテストする必要があります。ザイリンクスの SerDes および HSSIO 技術は、ハイボリューム SoC やメモリ テスト装置の実現にあたり、最適なコストで最高の柔軟性を提供します。メモリ コントローラーやチップ間インターコネクト用の統合されたハード IP を利用することで、リソースとコストを抑えた効率的なインプリメンテーションが可能になります。

デザイン サンプル 説明 デバイス サポート

クリックして拡大表示

半導体 ATE: 画像の取り込み
画像取り込み機能には、高性能なトランシーバーと DSP 機能が必要で、さらにコスト重視アプリケーションでは消費電力を抑えてデバイス コストを削減する必要があります。Kintex® UltraScale+™ は、32Gbps トランシーバー、6.3 TeraMAC の DSP 演算性能、2.6Gbs DDR4、および PCIe Gen4x8 サポートなど、ハイエンド性能の実現に最も費用対効果の高いソリューションを提供します。

Kintex UltraScale+


クリックして拡大表示

半導体 ATE: ピン エレクトロニクス
ピン エレクトロニクスの実現には、ベクトル信号の生成および解析用にコスト効果の高い FPGA が求められており、またパラレル インターフェイスを使用して多数の ASSP と接続するための多数の高性能 I/O が必要です。リンク速度が 1Gbps+ で、好ましくないチャネルと少ない基準クロックを使用した場合、I/O バッファーおよびクロック生成/分配機能は、PVT の影響を受ける複数レーン間のスキューに十分対応できる能力が必要になります。Kintex UltraScale+ には、信号調整機能、PLL/DLL ベースのクロック生成および分配リソース、さらにはスキュー調整機能が付いた高性能で高機能な SelectIO トランシーバーが搭載されています。したがって、Kintex UltraScale+ は、ピン エレクトロニクス アプリケーションに最適なソリューションとなります。

Kintex UltraScale+

資料
トレーニングとサポート

クイック リンク

Adaptable Advantage Blog