光ネットワーク向けのレイヤー 1 暗号化

UltraScale+™ FPGA では、メトロ/コアの光ノードおよびスイッチで使用されるプロトコルに対して、バルク暗号化を適用することでペイロードの最大 nx1G-nx100G フレームを暗号化できます。Versal™ アダプティブ SoC では、高速暗号化 (HSC) ブロックを使用して AES-GCM-128/256 暗号化/復号化機能を統合し、消費電力削減、配置/配線時間短縮、さらにブロックあたり最大 400G のスループットを達成できます。

イーサネット スイッチ向けのレイヤー 2 暗号化

現在、1M ～ 400G までのスループットに対応する IP を提供しており、チャネライゼーションでよりこれをさらに柔軟に使用できます。Versal の HSC ブロックは、nx100G に基づく最大 400G までの MACSec 機能を統合でき、最大 4k+ のセキュリティ アソシエーション (SA) を提供します。サポートされる暗号スイートは、AES-GCM-128/256 と AES-GCM-XPN-128/256 で、機密保持 (暗号化) オフセットを指定できます。

IPSec (レイヤー 3) セキュリティ コンポーネント

AMD ソリューションは、IPSec データ プレーンを実装し、IP レイヤーと IPSec レイヤーのパケット処理を管理します。異なるスループットでレイヤー 2 とレイヤー 3 のフィールドを抽出するためのパケット処理機能は、AMD の FPGA やアダプティブ SoC デバイスを使用してすぐに実装できます。確定的レイテンシで 1 Gb/s ～ 400 Gb/s を実現する IP ソリューションが提供されています。AMD の CAM (Content Addressable Memory) IP と HBM (High Bandwidth Memory) FPGA を利用して、セキュリティ アソシエーション (SA) およびセキュリティ ポリシー (SP) のルックアップを簡単に実装し、数百から数万まで対応します。

暗号プロトコル

• AES-128/192/256 (ECB、CBC、CTR)
• CHACHA-20 POLY1305

ハッシュ関数プロトコル

• SHA-1、SHA-224/256/384/512 (HMAC を使用)
• GHASH
• AES-XCBC-MAC-128/192/256

組み合わせプロトコル

• AES-GCM/AES-GMAC (128/192/256)
• AES-CCM (128/192/256)

その他

• 暗号化/パケット処理用のカスタム プロトコル
• トランスポート モードとトンネル モード
• すべてのパケット サイズでの IPv4 および IPv6 をサポート
• リプレイ防止ウィンドウ サイズを指定可能

ウェビナー: 次世代セキュリティ アプライアンスおよびファイアウォールにおけるプログラマビリティの重要性 今すぐ視聴 >

構築済みの評価ボードを使用

いずれかの評価ボードを使用して最先端のアプリケーション開発を開始する
詳細 >

独自のアプリケーションを開発する

Vitis AI を使用して独自のアプリケーションを開発する
詳細 >

パートナー プログラム

AMD のパートナーとして顧客を拡大し、より多くの課題を解決する
今すぐ登録 >