高层次设计功能
下面将概括介绍可加速高层次设计的 Vivado™ ML 功能。点击其它标签,了解完整的特性详情。
当今 AI、无线、医疗、和消费类产品应用中使用的高级算法比以往更加复杂。Vitis™ 高层次综合(HLS)工具在所有 Vivado™ Edition 中以免费升级形式提供,可以实现直接使用 C++ 规范对 AMD 可编程器件进行编程,无需手动创建等效的 RTL 设计,从而可加速 IP 创建。 Vitis HLS 工具同时支持 Vitis 和 Vivado 设计环境,并使软件和硬件设计者能够通过以下方式加速内核或 IP 创建:
Vitis HLS 工具包含以下内置库:
名称 | 说明 |
---|---|
任意精度的数据类型 |
整数和定点数(ap_int.h)类型 |
HLS 流 |
面向流数据结构的模型 - 旨在实现最佳性能和面积 (hls_stream.h) |
向量类型 |
向量化类型和运算(hls_vector.h),包括任意精度类型 |
HLS Math |
广泛支持标准 C (math.h) 和 C++ (cmath.h) 数学库的综合。 支持浮点和定点功能:abs, atan, atanf, atan2, atan2, ceil, ceilf, copysign, copysignf, cos, cosf, coshf, expf, fabs, fabsf, floorf, fmax, fmin, logf, fpclassify, isfinite, isinf, isnan, isnormal, log, log10, modf, modff, recip, recipf, round, rsqrt, rsqrtf, 1/sqrt, signbit, sin, sincos, sincosf, sinf, sinhf, sqrt, tan, tanf, trunc |
此外,Vitis HLS 工具还支持在 Github 上提供的 Vitis 性能优化库,只需对现有应用的代码进行细微修改,甚至无需修改,即可获得开箱即用的加速功能。这些常见的 Vitis 加速库包括数学、统计、线性代数和 DSP,可为各种应用提供各种核心功能。这些库可为支持 OpenCV 的视觉及图像处理、定量金融、数据库及数据分析以及数据压缩等工作负载提供开箱即用的加速功能。
有关详细信息,请访问 Vitis HLS 网站。
Vivado™ ML 版可提供业界首款即插即用型 IP 集成设计环境并具有IP 集成器特性,从而解决了 RTL 设计生产力问题。
Vivado IP Integrator 可提供基于 Tcl、设计期正确的图形化设计开发流程。IPI 特性可提供具有器件和平台意识的互动环境,能支持关键 IP 接口的智能自动连接、一键式 IP 子系统生成、实时 DRC 和接口修改传递等功能,此外还提供强大的调试功能。
在 IP 之间建立连接时,设计人员工作在“接口”而不是“信号”的抽象层面上,从而大幅提升了生产力。 这通常采用业界标准的 AXI4 接口,不过 IP 集成器也支持数十个其它接口。
设计团队在接口层面上工作,能快速组装复杂系统,充分利用 Vitis HLS、Model Composer、AMD SmartCore™ 和 LogiCORE™ IP 创建的 IP、联盟成员 IP 和自己的 IP。通过利用 Vivado IPI 和 HLS 的完美组合,客户能将开发成本相对于采用 RTL 方式而言节约高达 15 倍。
作为可编程解决方案电子系统级设计工具的领先供应商,Vivado 提供适用于 C、C++ 和 SystemC 的 Vitis™ 高级综合,您可以购买用于 DSP 的附加 Vitis Model Composer。这些解决方案支持在 VHDL 和 Verilog 中直接综合高层次 IP 核规范,从而可将 IP 核验证速度提高 100 倍 以上,同时将 RTL 创建速度提高 4 倍。 您可以单独使用这些高度集成的工具,也可以综合结果分析,在 Vivado ML Suite 中使用可重用的 IP 核。
Dynamic Function eXchange 可通过下载部分编程图像动态修改逻辑块,而其余逻辑将继续不间断运行。AMD DFX 技术允许设计者动态修改功能性,无需全面重配置和重构建链路,极大地增强了 FPGA 和 SoC 提供的灵活性;它是平台化设计流程的关键功能。使用 Dynamic Function eXchange,有助于设计者转而采用更少或更小的器件,降低功耗并提高系统升级能力。随时按需加载功能,更有效利用芯片。
Vivado™ Design Suite 软件工具能够在不影响其它器件运行的前提下对 AMD FPGA 或 SoC 的部分功能进行重配置。目前的解决方案利用 Vivado 设计套件骄人的实现功能,减少了创建可重新配置设计所需的开销。用户可以使用基于 Tcl 的非项目流程或基于 RTL 或 IP 的项目流程来实现设计。Vivado IP integrator (IPI) 设计支持通过使用块设计容器实现 DFX,因此用户可通过可替换的块设计细分设计。Vivado IDE 支持 RTL 和 IP 项目模式,包含自动管理许多底层流程细节。设计流程的入口点包括通过 Vitis™ Unified IDE 的高层次综合 (HLS) 处理的高级语言。嵌套 DFX 和抽象 Shell 等高级流程特性现已提供,嵌套 DFX 可帮助用户(针对 UltraScale™ 和 UltraScale+™ 器件)将动态区域细分为各种较低阶的动态区域,而抽象 Shell 则可优化执行工具流程(适用于 UltraScale+ 和 Versal™ 器件),极大改进运行时。
这四个 IP 可用于帮助设计人员更便捷地完成 DFX 设计。Dynamic Function eXchange 控制器是一款基于硬件的配置控制器,可在 AMD FPGA 中帮助管理各个方面的重配置工作,从触发和仲裁到比特流交付和错误处理,无所不包。Dynamic Function eXchange 去耦器可以与 DFX 控制器或任何客户控制器联用,在重新配置动态区时,可对其进行安全隔离。Dynamic Function eXchange AXI 关断管理器可帮助用户停止 AXI 接口上的活动,以便安全地重新配置可重新配置分区。Dynamic Function eXchange 比特流监控器允许用户调试和监控部分比特流,以确保版本和目标的兼容性。
最新版 Vivado 设计软件提供对 Versal 器件 DFX 的支持。随着 AMD 向该产品系列推出更多器件,所支持的列表将继续增大。UltraScale+ 器件支持不仅涵盖现已投产的所有器件,而且还将随着新器件的推出不断扩大范围。UltraScale™ 器件支持非常完善,所有器件都可通过当前 Vivado Design Suite 版中的比特流生成获得支持。大多数 7 系列及 Zynq™ 7000 器件均支持 Dynamic Function eXchange,唯一例外的是这些系列中最小的器件;不支持部分 Artix™ 7 和所有 Spartan™ 7 器件。查看 DFX 用户指南 (UG909)、附录 A,了解最新信息。
UltraScale 架构代表了 Dynamic Function eXchange 技术的全新突破,在近乎所有 FPGA 资源类型中实现了重配置,包括 I/O、千兆位级收发器和时钟网络。UltraScale+ 架构通过优化比特流交付并扩展重配置模式,在这一功能强大的产品系列基础上做了改进。最近,Versal 架构支持通过基于软件的重新配置管理、片上可重配置网络、共享内存访问以及平面图粒度效率实现了一大步效率的迈进。
与大学相关的教授和研究人员可以通过 AMD 大学计划获得 Vivado 软件版本的许可证。所有 Vivado 版本都包含 Dynamic Function eXchange,但旧版本(2019 年之前)有明确的 DFX 许可要求。联系 aup@amd.com,详细了解获取许可的访问要求和程序。
Abstract Shell 是一项可为大型复杂设计实现快速编译的新技术。它允许用户在设计中定义可重新配置的模块,以便独立编译。用户可选择要修改并重新编译的设计部分,无需重新编译整个设计。
与传统的编译相比,Abstract Shell 还可以将平均编译时间缩短 5 倍到 17 倍。此外,该特性还允许用户在设计中定义可并行编译的多个模块。
Vitis™ Model Composer 是一个基于模型的设计工具,不仅可在 MathWorks MATLAB® 和 Simulink® 环境中进行快速设计探索,而且还可通过自动代码生成在 AMD 器件上加速投产进程。您可以设计算法并使用高层次性能优化模块对其进行迭代,同时还可以通过系统级仿真验证功能正确性。Vitis Model Composer 可通过自动优化将您的设计转换为生产质量级实现方案。该工具提供一个具有 200 多个 HDL、HLS 和 AI 引擎模块的库,用于在 AMD 器件上设计并实现算法。此外,它还允许将自定义 HDL、HLS 和 AI 引擎代码按模块导入工具。Vitis Model Composer 包含 AMD System Generator for DSP 的所有功能性,自 2020.2 版起,该系统生成器不再按独立工具发货。
在 Vitis Model Composer 中,您可以:
搜索和过滤视频