Vivado を使用した開発
Vivado を使用してアプリケーションを構築し、高速化するための 5 つのステップ
- ステップ 1: Windows または Linux 用の 統合インストーラーをダウンロード
- ステップ 2: 統合インストーラーの下にある Vivado タブをクリック
- ステップ 3: すべての Vivado 資料にアクセス
- ステップ 4: 最新のリリースノートは、UG973 を参照
- ステップ 5: Vivado トレーニング コースを受講
クラウドで Vivado ML を使用する開発
クラウド上で Vivado ML を使用してアクセラレーション アプリケーションを開発します。この場合、ローカル エリアにソフトウェアをインストールしたり、ハードウェア プラットフォームの事前購入が不要になります (従量課金制)。今すぐログインして開発を開始できます。
AWS Marketplace で Vivado ML にアクセスします。AMI (Amazon Machine Instance) には、F1 インスタンスでアクセラレーション アルゴリズムを開発、シミュレーション、デバッグ、およびコンパイルする際に必要なものがすべて含まれています。ローカル ソフトウェアのセットアップは不要です。
トレーニング コース
Vivado ML を最大限に活用していただくために、さまざまなトレーニングを提供しています。このトレーニング コースは、FPGA テクノロジを使用し始めたばかりの設計者から複雑なコネクティビティ、デジタル信号処理、エンベデッド ソリューションなどの開発に携わる FPGA 設計経験者まですべての方を対象としています。
コースを表示その他のリソース
ユーザー ガイド、チュートリアル、設計手法、およびリファレンス ガイドなど、 Vivado 関連の資料をすべて閲覧できます。
Vivado Design Suite チュートリアル: IP を使用したデザイン (UG939)
Vivado™ Design Suite プロジェクトへの IP の追加方法をはじめ、IP カタログの使用、IP のパッケージや検証、Vivado IP インテグレーターの使用について説明します。
Vivado Design Suite チュートリアル: デザイン フロー概要 (UG888)
Vivado™ Design Suite で推奨される使用モデルを説明し、小型のデザインをインプリメントする手順を示します。ツール プロセスをツールで自動管理するプロジェクト モードと、デザイン プロセスをユーザーが管理するスクリプト ベースのコンパイル フローである非プロジェクト モードについて説明します。
Vivado Design Suite チュートリアル: インプリメンテーション (UG986)
Vivado インプリメンテーションは、デザインの論理制約、物理制約、タイミング制約を満たしながらネットリストを FPGA デバイス リソースに配置配線するためのすべての段階を含みます。
ユーザー ガイド、チュートリアル、設計手法、およびリファレンス ガイドなど、Vivado 関連の資料をすべて閲覧できます。
AVivado 資料をすべて表示 >
製品紹介の Quick Take ビデオ、ウォークスルー チュートリアルやデモなどさまざまなビデオを視聴できます。
無償の Vivado トレーニング コース
開発者プログラムに登録すると、無償の Vivado トレーニング コースにアクセスできます。
Vivado Design Suite を使用した FPGA 設計
| ビデオ タイトル | 説明 |
|---|---|
| FPGA の概要 | FPGA アーキテクチャの概要を説明し、FPGA の利点、アプリケーション、主な構築ブロックについて解説しています。 |
| FPGA & アダプティブ SoC ポートフォリオ | 7 シリーズ/UltraScale™ FPGA、スタックド シリコン インターコネクト ベースの 3D IC デバイス、Zynq™ 7000 SoC、Zynq UltraScale+™ MPSoC、Versal™ アダプティブ SoC を紹介しています。 |
| Vivado Design Suite の概要 | さまざまなデザイン フローを紹介し、フローにおける Vivado IDE の役割について解説しています。 |
| Vivado Design Suite プロジェクトベースのフロー | Vivado Design Suite のプロジェクトベース フローを紹介しています。主に、プロジェクトの作成、プロジェクトへのファイル追加、Vivado IDE の使用、デザインのシミュレーションなどがあります。 |
| Vivado Design Suite 非プロジェクトベース モード | 非プロジェクト バッチ モードでのデザイン フローを紹介しています。主に、デザイン解析コマンドの使用や制約の適用方法について解説しています。 |
| UltraFast 設計手法: ボードおよびデバイス プランニング | このコースでカバーされる設計手法ガイドラインおよび UltraFast 設計手法ガイド チェックリストについて説明しています。 |
| RTL 開発 | RTL/RTL 設計フロー、推奨されるコーディング ガイドライン、制御信号の使用、リセットに関する推奨事項について解説しています。 |
| ビヘイビアー シミュレーション フロー | ビヘイビアー シミュレーションのプロセス、および Vivado IDE で利用できるシミュレーション オプションについて説明しています。 |
| Vivado 合成、インプリメンテーション、ビットストリームの生成 | デザインの要件に応じたタイミング制約の作成、デザインの合成と実装、さらにビットストリーム生成とデモ ボードへのダウンロードについても説明しています。 |
| Vivado Design Suite の I/O ピン配置 | [I/O Planning] レイアウトを使用して、ピンの割り当てを実行します。 |
| Vivado IP フロー | カスタマイズ IP、インスタンス IP およびデザイン IP の階層の検証。 |
有償コース
その他の有償コースについては、AMD カスタマー トレーニング センターをご覧ください。
概要
AMD のテクノロジを作業の効率化にどのように役立てているのかを学ぶことができます。チュートリアル、投稿記事、コミュニティのプロジェクトなどを参照してください。
完成したプロジェクトは、Github リポジトリや Hackster.io のリンクなどで公開して共有 (developer@xilinx.com) してください。弊社では、開発者サイトで紹介するプロジェクトを毎月選出しています。提供されたプロジェクトは、機能性、性能、創造性、オリジナリティに基づいて評価されます。