
Arty 評価キット (12,900 円 : 税別 ) を利用することで、Linux ベースの数値計算型 (compute-intensive) システムから軽量マイクロコントローラー アプリケーションまでの広範な組み込みアプリケーション開発に素早く取り組むことができます。単位ワットあたり業界最高性能を提供するザイリンクスのローエンド向け Artix®-7 35T FPGA をベースとしています。また、あらゆる用途にカスタマイズできるザイリンクスの MicroBlaze™ プロセッサを搭載しています。
Artix-7 XC7A35T-L1CSG324I FPGA の特長
ロジック セル | 33,280 |
---|---|
DSP スライス | 90 |
メモリ | 1,800 |
GTP 6.6Gb/s トランシーバー | 4 |
I/O ピン | 250 |
Artix-7 35T Arty FPGA 評価キットの特長
Artix-7 XC7A35T-L1CSG324I FPGA の特長
ロジック セル | 33,280 |
---|---|
DSP スライス | 90 |
メモリ | 1,800 |
GTP 6.6Gb/s トランシーバー | 4 |
I/O ピン | 250 |
ノードはロックされ、ターゲット デバイスは Artix-7 XC7A35T FPGA にロック (1 年間のアップデートおよびサポート付き)
タイトル | ボード リビジョン | ツール バージョン | 資料タイプ | 日付 |
---|---|---|---|---|
クイック スタート ガイド | 1.0 | 2015.2 | ユーザー ガイド | 2015 年 9 月 30 日 |
ARTY ボード ユーザー ガイド | 1.0 | ユーザー ガイド | 2015 年 9 月 30 日 | |
すぐに使える GPIO デモ デザイン | 1.0 | 2015.2 | サンプル デザイン | 2015 年 9 月 30 日 |
QSPI SREC ブートローダー デザイン | 1.0 | 2015.2 | サンプル デザイン | 2015 年 9 月 30 日 |
EthernetLite LWIP デザイン | 1.0 | 2015.2 | サンプル デザイン | 2015 年 9 月 30 日 |
ARTY 回路図 | 1.0 | ボード ファイル | 2015/9/30 | |
ARTY ブロック図 | 1.0 | ボード ファイル | 2015/9/30 |
ツール名 | 説明 | ライセンス タイプ |
---|---|---|
Vivado Design Suite: Design Edition | ザイリンクスの Vivado® Design Suite は、FPGA および SoC を設計することを目的として開発された IP とシステムを中心とする新しいデザイン環境です。 | ノードはロックされ、ターゲット デバイスは Artix-7 XC7A200T FPGA にロック (1 年間のアップデートおよびサポート付き) |