このキットは、Virtex 7 XC7VH580T-G2HCG1155E FPGA で利用可能な GTH および GTZ トランシーバーを評価するためのハードウェア環境を提供します。また、Vivado™ design suites を使用する IBERT (Integrated Bit Error Ratio Test) のデモンストレーションも評価できます。各 GTH/GTZ クワッドおよびそれに関連する基準クロックは、FPGA から配線されて、SMA および Samtec BullsEye コネクタへ接続されます。各 1 個の BullsEye コネクタと標準 SMA コネクタを使用する 1 本のケーブルを使用することによって、ユーザーはバックプレーンやオプティカルの評価ボードから高速テスト装置に至るまでさまざまな評価プラットフォームへの接続が可能になります。各 BullsEye コネクタでは、1 つの GTH/GTZ クワッドおよび 4 つの送信/受信ペアを操作できるため、カスタム アプリケーションをテストするにあたって最高の柔軟性を提供します。キットの内容および詳細をご覧ください。
XC7VH580T-G2HCG1155E FPGA 搭載 ROHS 準拠のキットの特長
ロジック セル | 580,480 |
---|---|
DSP スライス | 1,680 |
メモリ (Kb) | 33,840 |
GTY 13.1Gb/s トランシーバー | 48 |
I/0 ピン | 600 |
VC7222 特性評価ボードの特長
通信およびネットワーク
クロッキング
表示数
拡張コネクタ
コンフィギュレーション
メモリ
制御および I/O
消費電力
Virtex-7 XC7VH580T-G2HCG1155E FPGA 搭載
ノードはロックされ、ターゲット デバイスは Virtex 7 XC7VH580T FPGA にロック (1 年間のアップデート付き)
AMD FPGA 特性評価キット用 BullsEye ケーブル
ツール名 | 詳細 | ライセンス タイプ |
---|---|---|
Vivado Design Suite Design Edition | AMD Vivado™ Design Suite は、FPGA および SoC を設計することを目的として開発された IP とシステムを中心とする新しいデザイン環境です。 | ノードはロックされ、ターゲット デバイスは Virtex 7 XC7VH580T-G2HCG1155E FPGA にロック (1 年間のアップデートおよびサポート付き) |