ザイリンクスは、AMD の一員ですプライバシーポリシー (更新済み）
  2. ボード
  3. Virtex UltraScale+ HBM VCU128 FPGA 評価キット
クリックして拡大

Virtex UltraScale+ HBM VCU128 FPGA 評価キット

作成者: Xilinx, Inc

VCU128 ボードには、新しいザイリンクスの VU37P HBM FPGA が搭載されています。スタックド シリコン インターコネクト技術を採用してパッケージ基板上の FPGA ダイの隣に HBM ダイを追加しています。

  • 価格: $10,794.00
  • パーツ番号: EK-U1-VCU128-G
  • リードタイム: 2 週間
  • デバイス サポート:
    • Virtex UltraScale+
Buy

概要

製品説明

VCU128 ボードには、FPGA ダイの隣に 8GB HBM DRAM を統合した新しいザイリンクス Virtex®UltraScale™ VU37P HBM FPGA が組み込まれており、大容量のメモリ帯域幅とはるかに小さい PCB フットプリントを実現できます。Virtex UltraScale + HBM FPGAは、パラレルメモリ (DDR4) をコンピューティング、データベース、およびネットワーク アクセラレーションアプリケーションで使用する際に生じる帯域幅のボトルネックと消費電力を軽減します。

VCU128 評価キットは、Virtex UltraScale+ HBM FPGA を使用してアプリケーションをすばやくプロトタイプ化するのに最適です。

主な機能と利点

計算集中型アプリケーション向けの大容量メモリ帯域幅

  • 8GB インテグレテッド HBM
  • 最大 460GB/s までの HBM 帯域幅
  • 複数の外部メモリ インターフェイス (RLDRAM3、QDR-IV、DDR4)

幅広いアプリケーションに柔軟に対応するコネクティビティ

  • クワッド 32Gb/s QSFP28 インターフェイス
  • PCIe® Gen3 x16 & Gen4 x8
  • VITA 57.4 FMC インターフェイス
  • 10/100Mb/s イーサネット

ザイリンクス デバイスについて

Virtex UltraScale+ XCVU37P-L2FSVH2892EES9837 FPGA の特長

システム ロジック セル (K) 2,852
HBM DRAM (GB) 8
DSP スライス 9,024
ブロック RAM + UltraRAM (Mb) 340.9
GTY 32.75Gb/s トランシーバー 96
DDR4 HP I/O 624
virtex-ultrascale-plus-bk-chip

製品情報

仕様

ボードの機能

Virtex® UltraScale+™ XCVU37P-L2FSVH2892E FPGA の特長

hbm-vcu128-callout
ボードの仕様 詳細
長さ 9.5 インチ (24.13cm)
高さ 7.53 インチ (19.14cm)
厚さ (+/-5%) 0.061 inch (0.1549cm)
動作環境温度 0◦C ～ +45◦C
ストレージ環境温度 -25◦C ～ +60◦C
メモリ
DDR4 コンポーネント 4.5 GB – 5 x (512 Mb x 16)
QDR4 コンポーネント 144 Mb – 1 x (4 Mb x 36)
RLD3 コンポーネント 288MB – 2 x (1.125Gb x 36)
通信およびネットワーク
QSFP28 オプティカル 4
Ethernet ポート 2
PCIe Gen3 x16 または Gen4 x8 1
USB UART ○
ディスプレイ
DIP スイッチ ○
LED ○
プッシュ ボタン ○
拡張コネクタ
FMC+-HSPC コネクタ 1
制御および I/O
IIC ○
PMBUS ○
電源
12V ウォール アダプター ○
ATX 電源との互換性 ○
内容

キット内容

Virtex® UltraScale+™ XCVU37P-L2FSVH2892E FPGA キット内容の詳細

hbm-vcu128-whatsinside

リソース

資料

Filter Documentation

Step 1: ボード リビジョン

Step 2 ： ツール バージョン

Step 3: ドキュメントを表示

クリックして検索結果一覧を更新
ツールおよび IP

デザイン ツール

ツール名 説明 ライセンス タイプ
Vivado Design Suite: System Edition ザイリンクスの Vivado® Design Suite は、プログラマブル デバイスの設計をサポートする目的で開発された IP とシステムを中心とするデザイン環境。 ノードはロックされ、ターゲット デバイスは Virtex® UltraScale+™ XCVU37P FPGA にロック (1 年間のアップデート付き)

IP

ツール名 詳細 ライセンス タイプ
Memory Interface Generator (MIG) MIG は、ザイリンクス FPGA 用のメモリ コントローラーとインターフェイスを生成するための無償ソフトウェアです。 含む

その他のツール、IP、リソース

プロバイダー名 製品カテゴリ 項目 説明
Red Hat 社 オペレーティング システム Fedora UltraScale+™ FPGA TRD には Fedora-20 が使用されます。
オープンソース ソフトウェア ツール TeraTerm ユーザーの PC と評価キット間のシリアル接続に使用する端末エミュレーターの 1 つです。
トレーニングおよびサポート

トレーニング