Vitis DSP ライブラリの内容:
アクセラレータ バイナリをプラットフォームにダウンロード
DSP アプリケーション向けのオープンソース ライブラリ
カーネルは使い慣れた C++ で記述
ベンチマークと QoR (Quality of Results) を提供
ライブラリにはサンプル デザインが付属
カーネルを組み合わせて複雑なデザインのグラフを構成
Vitis AI エンジン DSP ライブラリは、Versal™ AI エンジン ベースのアプリケーション開発に使用できるコンフィギュレーション可能なライブラリ エレメントであり、
DSP アプリケーション用のオープンソース ライブラリです。各ライブラリ関数のユーザー エントリ ポイントは、L2 レベルのグラフです。各エントリ ポイントのグラフには、1 つ以上の L1 レベルのカーネルが含まれ、1 つ以上のグラフ オブジェクトを含めることができます。L1 レベルのカーネルや、エントリ ポイントとして認識されていないその他のグラフ クラスを直接使用することは推奨されていません。
Vitis AI エンジン DSP ライブラリは、次の DSP エレメントで構成されています。
DSP 関数の一覧は、DSP ライブラリ関数を参照してください。
Vitis AI エンジン DSP ライブラリは、複数の AI エンジンを搭載した Versal デバイスの処理能力を最大限に活用するように最適化された DSP アルゴリズムを実装します。
このライブラリは、3 つの AI エンジン デザインに分かれています。
注記: L3 は、まだ対応していません。
Vitis PL DSP ライブラリは、FFT アルゴリズムを使用して離散フーリエ変換を実装し、AMD ザイリンクスの FPGA デザインを高速化します。このライブラリは 3 つの実装で構成されています。
これらの実装は、タイプ (L1、L2、L3) 別にハードウェア サブディレクトリ内で管理されます。
L1 PL プリミティブ | ハードウェア デザインの実装、およびアクセラレーション用のハードウェア カーネル設計に携わる開発者が使用。特に、ハードウェア設計者の利用に最適。 |
L2 PL カーネル | ザイリンクス ランタイム (XRT) との統合により、さまざまなアプリケーションの FPGA アクセラレーション用に直接使用できる HLS ベースの設計済みカーネル。 |
L3 ソフトウェア API | C、C++、Python で記述されており、ソフトウェア開発者は FFT の演算負荷を FPGA にオフロードして高速化できる。 |
Vitis PL DSP ライブラリは、2 次元 FFT バージョンと同様に、完全に合成可能な PL ベースの SSR FFT を提供します。
詳細は、1 次元 (ライン) SSR FFT L1 FPGA モジュールおよび 2 次元 (行列) SSR FFT L1 FPGA モジュールを参照してください。
2022.2 では、Vitis DSP ライブラリに DSP 関数を AI エンジンに実装するための新機能が追加:
詳細、 Vitis ソフトウェア プラットフォームの最新情報を参照してください。