Vitis™ Model Composer は、Simulink 環境内で Versal AI エンジンをターゲットとするアルゴリズムの迅速なシミュレーション、探索、およびコード生成を可能にするツールです。AI エンジン ライブラリ ブロックを使用、またはカーネルとデータフロー グラフをブロックとして Vitis Model Composer にインポートして、ブロックの GUI パラメーターを設定してカーネルの動作を制御できます。このツールでは、AI エンジン ブロックとプログラマブル ロジック (HDL/HLS) ブロックを組み合わせてデザインを構築し、シミュレーションを実行することも可能です。シミュレーション結果は、Simulink ソースおよびシンク ブロックを Model Composer ブロックに接続して表示できます。

Vitis Model Composer は、Simulink 環境内で使用するための性能に最適化されたブロックを提供します。

AI エンジン ブロック

• FIR、FFT、DDS、Mixer などの複雑な AI エンジン DSP 構築ブロックを含む。
• Versal デバイスの AI エンジンをターゲットとするカーネルおよびグラフをインポートするためのブロックを含む。

HLS (PL に最適化された HLS コードを生成)

• 数学演算、線形代数、論理演算、ビット演算などの定義済みブロックを提供。
• Versal デバイスの PL をターゲットとする HLS カーネルをインポートするためのブロック。

HDL (PL に最適化された RTL コードを生成)

• 論理回路、数学演算、DSP などのエレメントをモデル化し、FPGA 上で合成するためのブロック。
• Versal デザインの専用 DSP48E1、DSP48E2 ハードウェア リソースをターゲットとする FIR コンパイラ ブロックなど。
• AI エンジン と AMD HDL ブロックセットの接続をサポートするブロック。