• アクセラレーション アプリケーションをシームレスに構築するための包括的なコア開発キット
• AMD の FPGA および Versal™ アダプティブ SoC ハードウェア プラットフォーム向けに最適化された、ハードウェア アクセラレーション用の豊富なオープンソース ライブラリ
• 使い慣れた高レベルのフレームワークを利用して直接開発できる、プラグイン タイプのドメイン特化開発環境
• 今後さらに拡大する、ハードウェア アクセラレーション パートナー提供のライブラリおよび構築済みアプリケーションのエコシステム
• Vitis Model Composer は、MathWorks MATLAB® および Simulink® 環境内での効率的なデザイン試行を可能にするモデルベースの設計ツールで、AMD のデバイスをベースとする迅速な製品化をサポートします。
• Vitis Networking P4 では、ソフトウェア定義ネットワークを構築できます。VitisNetP4 データ プレーン ビルダーでは、単純なパケット分類から複雑なパケット編集まで幅広いパケット処理機能をプログラムできるシステムを生成します。

Vitis 設計環境での開発は、異なるプラットフォーム間の移植性をサポートしているため、PoC、開発キット、カスタム ボードからの移植が可能です。

Vitis プラットフォームを使用する設計手法は、さまざまなメリットをもたらし、生産性の向上につながります。

• プラットフォームの再利用性: 同じプラットフォーム上で異なるアクセラレーション アプリケーションを入れ替え可能
• アプリケーションの移植性: 最小限の操作で、異なるプラットフォーム間でアプリケーションを移植可能
• シミュレーション時間: カーネルを使用する協調シミュレーションの高速化
• ランタイム: オープンソースのランタイムを使用して、PCIe® インターフェイスまたはエンベデッド インターフェイス経由でホストとデバイス間の通信を制御
• システム デバッグ: システム全体の協調シミュレーションによって、ハードウェアの完全なコンパイルに必要な時間を短縮

Vitis AI 開発環境は、AMD のエンベデッド プラットフォーム、Alveo アクセラレータ カード、またはクラウド内の FPGA インスタンスで AI 推論を高速化するための開発環境です。Vitis AI 開発環境は、Tensorflow や Caffee など最先端の深層学習フレームワークをサポートし、包括的な API を提供します。この Vitis AI は、トレーニング済みのネットワークをプルーニング、量子化、最適化、およびコンパイルし、運用するアプリケーションの AI 推論性能を最大化します。

詳細 >

C、C++、または Python で記述された既存アプリケーションに最小限のコード変更を加えるだけで高速化を可能にする、アクセラレーションに最適化されたオープンソース ライブラリです。ドメイン別のアクセラレーション ライブラリをそのまま利用することも、要件に合わせて変更することも、さらには独自のアクセラレータでアルゴリズム構築ブロックとして使用することもできます。

詳細 >

Vitis コンパイラ、アナライザー、デバッガーなどを含み、GUI およびコマンドラインで利用可能な包括的な開発ツールです。C、C++、または OpenCL™ API で開発されたアクセラレーション アルゴリズムの構築、性能ボトルネックの分析、デバッグが可能です。これらの機能は自身の IDE 内でだけでなく、Vitis IDE スタンドアロンでも利用できます。

ザイリンクス ランタイム ライブラリ (XRT) は、アプリケーション コード (エンベデッド Arm または x86 ホストで実行) と、PCIe® ベースの AMD アクセラレータ カード、MPSoC ベースのエンベデッド プラットフォーム、またはアダプティブ SoC のリコンフィギャラブル部分に含まれるアクセラレータとの通信を容易にします。ユーザー スペース ライブラリと API、カーネル ドライバー、ボード ユーティリティ、ファームウェアが含まれます。

詳細 >

Vitis ターゲット プラットフォームは、外部メモリ インターフェイス、カスタム入力/出力インターフェイス、ソフトウェア ランタイムなど、AMD プラットフォームのハードウェアやソフトウェアのベース アーキテクチャおよびアプリケーション コンテキストを定義します。

•オンプレミスまたはクラウドでの AMD アクセラレータ カードの場合、Vitis ターゲット プラットフォームは FPGA アクセラレータと x86 アプリケーション コード間を接続して通信を管理する PCIe インターフェイスを自動構成します。設計者が細かい接続を構成する必要はありません。

•AMD のエンベデッド デバイスの場合、Vitis ターゲット プラットフォームには、プラットフォーム上のプロセッサ用オペレーティング システム、プラットフォーム ペリフェラル用ブートローダーとドライバー、およびルート ファイル システムも含まれます。AMD の評価ボード用にあらかじめ定義された Vitis ターゲット プラットフォームを使用できますが、Vivado™ Design Suite で独自に定義することも可能です。

Vitis Model Composer は、MATLAB® および Simulink® 環境内での効率的なデザイン試行を可能にするモデルベースの設計ツールで、AMD のデバイスをベースとする迅速な製品化をサポートします。

• AI エンジンとプログラマブル ロジックをターゲットとする最適化されたブロックを使用してデザインを作成する。シミュレーション結果を視覚化して分析し、MALTAB および Simulink を使用して生成されたゴールデン リファレンスと出力を比較する。
• AI エンジン ブロックとプログラマブル ロジック (HLS、HDL) ブロックの協調シミュレーションをシームレスに実行する。
• デザインのコード (AI エンジンのデータフロー グラフ、RTL、HLS C++) とテストベンチを自動生成する。
• 使いやすさを誇るハードウェアでのデザイン検証。

Vitis HLS ツールはユーザーが C/C++ で定義した関数を RTL に合成することで、複雑な FPGA アルゴリズムを簡単に作成できます。このツールは、合成/配置配線用の Vivado™ Design Suite およびヘテロジニアス システムの設計や活用のための Vitis 統合ソフトウェア プラットフォームと密接に統合されています。

• Vitis HLS フローを使用することで、C コードに指示子を適用して目的の実装に応じた RTL を生成できる。
• C ソース コードからさまざまなデザイン アーキテクチャを構築でき、高品質の RTL を生成できる。
• C シミュレーションを使用してデザインを検証できるため、通常の RTL ベースのシミュレーションよりもすばやくイテレーションを実行できる。
• Vitis HLS ツールには、デザインの最適化をサポートするための豊富な解析およびデバッグ機能がある。