Vivado Design Suite

最新情報 - Vivado ML 2023.2 リリースのハイライト

Fmax 目標達成

• SLR をまたぐ自動配置配線機能により、Versal プレミアムおよび Versal HBM デバイスを使用するデザインのパフォーマンスが向上
• マルチスレッド サポートにより、デバイス イメージの生成プロセスが高速化

IP インテグレーター、DFX、デバッグ、およびシミュレーションにおける使いやすさ向上

• IP インテグレーターに Versal デバイス向けのアドレス パスを可視化する新しい GUI ウィンドウを追加
• BD における手動割り当てアドレス ロック機能 (IP インテグレーター)
• Versal デバイスの DFX フロアプランの視覚化を改善
• Versal モノリシック デバイスの同じデザインで Tandem+DFX のサポートを追加
• UltraScale+ デバイスにおける Queue DMA IP の Tandem コンフィギュレーションを拡張サポート
• SystemC ユーザー向けに Vivado シミュレータで VCD をサポート

詳細は、「最新情報」をクリックしてください。

デザイン入力 & インプリメンテーション

Vivado は、VHDL や Verilog などの従来の HDL を使用したデザイン入力をサポートしています。また、IP インテグレーター (IPI) という GUI ベースのツールもサポートしており、プラグアンドプレイの IP 統合設計環境を提供します。

Vivado ML エディションは、最先端の複雑な FPGA および SoC 向けに最高レベルの合成/インプリメンテーション機能を提供し、タイミング クロージャやメソドロジのための設計を効率化する機能を提供します。

Vivado のデフォルト フローで利用できる UltraFast 設計手法レポート (report_methodology) は、デザインへの制約の適用、結果の分析およびタイミング クロージャの達成に有効です。

詳細 >

検証とデバッグ

検証とハードウェア デバッグは、最終的な FPGA インプリメンテーションの機能性、パフォーマンス、信頼性を確保するために重要です。Vivado の検証機能ではデザインの効率的な検証をサポートし、包括的なデバッグ機能では複雑な FPGA デザインの問題をエンジニアがすばやく特定して解決できるようサポートします。

詳細 >

Dynamic Function eXchange

Dynamic Function eXchange (DFX) 機能を使用して、FPGA デザインの一部をリアルタイムで変更できるようになります。つまり、その他のロジックが動作中にパーシャル ビットストリームを FPGA にダウンロードできるようになるため、必要に応じて柔軟にデザインに変更を加え、パフォーマンスを向上させることができます。Dynamic Function eXchange 機能により、デバイス数を削減したり、小規模デバイスへ移行して省電力化を実現できます。また、いつでもシステムをアップグレードできます。

詳細 >