
コンパイル時間の短縮およびパフォーマンスの向上
Vivado デザイン ソフトウェアの高度な機能を利用することで、コンパイル時間やデザインの反復作業を削減でき、また AMD アダプティブ SoC/FPGA の消費電力をより正確に見積もることができます。
ML ベースのデザイン最適化
コラボレイティブな設計環境
新しい DFX 機能
Vivado IP インテグレーターは、グラフィカルおよび Tcl ベースで、検証しながら開発を進めることができるデザイン開発フローを提供します。インターフェイス レベルで作業を進められるため、デザイン チームは、Vitis™ HLS ツール,、Vitis Model Composer、AMD IP、アライアンス メンバー IP、あるいはユーザー独自が開発した IP を利用する複雑なシステムをすばやく組み立てることができます。新規向上された Vivado の IP インテグレーターおよび HLS ツール機能を組み合わせて利用することによって、RTL デザインより最大 15 倍の開発コスト削減が可能です。
高度な機械学習アルゴリズムを使用する Vivado ML Edition 設計環境は、ランタイムと性能に大きなアドバンテージをもたらす最高のインプリメンテーション ツールを提供します。合成、配置、配線、物理的最適化を実行するクラス最高のコンパイル ツールを使用し、AMD 設計手法の推奨事項に従うことで、インプリメンテーション プロセスを効率化できます。
Vivado ML スタンダード エディションは、デバイス数に制限がある無償版 Vivado ML です。
Vivado ML エンタープライズ エディションは、すべての AMD のデバイス サポートが含まれています。
Vivado 用セルフサービス リソース
AMD の Vivado ML を最大限に活用していただくために、さまざまなトレーニングを提供しています。このトレーニング コースは、FPGA テクノロジを使用し始めたばかりの設計者から複雑なコネクティビティ、デジタル信号処理、エンベデッド ソリューションなどの開発に携わる FPGA 設計経験者まですべての方を対象としています。
完全版 Vivado ML 資料で生産性を飛躍的に向上。機能カテゴリやワークロードで目的の資料を検索およびフィルタリング。デザイン フロー概要、ユーザー ガイド、チュートリアルなどその他の資料を検索。
この無償プログラムに参加すると、さまざまな分野のアプリケーションを高速化できる AMD の最新開発ツールを利用できます。AMD の開発者向けイベントでは、無償トレーニング、割引、デモ、サンプル デザイン、さらにはオンデマンドの開発者向けテクニカル セッションなどの特典があります。また、AMD コミュニティと技術的な見識やプロジェクト情報を共有できます。
AMD は、設計チームの高い生産性を維持するためにさまざまなサポートを提供しています。Vivado ユーザーが、優れたデザインを完成し、完成品をいち早く市場投入するのに役立つさまざまなビデオを提供しています。Vivado の専門家や開発チームによって作成されたこれらのビデオでは、オンデマンド コンテンツや役に立つヒント/設計手法など、有益な情報を提供しており、簡単に視聴できます。