UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Vivado Design Suite の Dynamic Function eXchange (DFX)

概要

Dynamic Function eXchange は、パーシャル ビット ファイルをダウンロードしてロジック ブロックを動的に修正する機能で、そのほかロジックは中断せずにそのまま保持できます。ザイリンクス DFX テクノロジでは、オンザフライで機能を変更できるため、すべてのリンクを再び設定して確立する必要がなくなり、FPGA の柔軟性を最大限に活用できるようになります。これは、プラットフォーム ベースのデザイン フロー、特に Alveo アクセラレータ カードの設計で有効です。Dynamic Function eXchange を使用することで、デバイス数を少なくしたり、小規模デバイスへ移行することができ、消費電力の削減とシステム強化が可能になります。必要なときにいつでも必要な機能をロードできるため、シリコンをより効果的に使用できます。

Dynamic Function eXchange Software

Vivado® Design Suite 2013.3 から製品化されているこのソフトウェア アプローチは、2010 年に ISE® Design Suite でリリースされた最強ソリューションをベースに構築されています。FPGA 全体の動作を継続したまま、一部分をリコンフィギュレーションするために、ソフトウェア ツールが機能のロックを解除します。この最新ソリューションは、Vivado Design Suite の優れたインプリメンテーション機能を利用します。ユーザーは Tcl ベースの非プロジェクト フローでデザインを実装できます。また Vivado IDE 内では RTL ベースのデザインがプロジェクト モードでサポートされ、多くの基本フローが自動的に管理されます。設計フローのエントリ ポイントには、SDAccel や HLS で処理される高位言語が使用されています。

設計者がパーシャル リコンフィギュレーションの設計をより迅速かつ簡単に行えるように、4 つのコアを提供しています。  Partial Reconfiguration Controller IP は、ハードウェア ベースのコンフィギュレーション コントローラーであり、トリガーやアービトレーションからビットストリーム作成やエラー処理に至るまで、リコンフィギュレーションに関するすべての側面を管理できます。 Partial Reconfiguration Decoupler IP は、PR Controller またはその他のカスタマー コントローラーと併用され、リコンフィギュレーションされるダイナミック領域を安全に分離します。Partial Reconfiguration AXI Shutdown Manager IP は、リコンフィギャラブル パーティションを安全に再構成できるように AXI インターフェイス上のアクティビティを中断します。 Partial Reconfiguration Bitstream Monitor IP は、パーシャル ビットストリームをデバッグおよび監視することによって、バージョンやターゲットの互換性を確保します。

Vivado 2019.1 以降、WebPack を含むすべての Vivado エディションに Dynamic Function eXchange 機能が追加料金なしで含まれます。以前のバージョンでは、エディションによってパーシャル リコンフィギュレーション ライセンスが必要になる場合があります。

主な機能と利点

優れた作業環境

  • Vivado IDE は、HDL からビットストリーム生成までの Tcl ベースの非プロジェクト フローと RTL プロジェクト フローをサポート
  • スタティック/リコンフィギャブル モジュールのデータベースを効率的に管理
  • 不完全なモジュールを削除できるブラックボックス ビットストリームをサポート

ユーザー制御

  • ユーザーがリコンフィギャブル モジュールの変形を管理する方法を判断
  • モジュールが追加/削除される間、メモリ内でスタティック デザインをオープンにする
  • Floorplan 機能で、再コンフィギュレーションされるリソースを判断

下位レベルの詳細はソフトウェアで判断

  • ツールがパーティション インターフェイスを自動管理 (オーバーヘッドが不要)
  • デザイン ルール チェック (DRC) がデザイン構造やコンフィギュレーションを検証
  • 標準のタイミング クロージャー技術が適用される
デバイス サポート

バージョン 2019.1 以降、Vivado WePack Edition を含むすべての Vivado® Design Suite エディションに Dynamic Function eXchange 機能が追加費用なしで含まれています。

最小デバイスを除くほとんどの 7 シリーズおよび Zynq®-7000 デバイスは Dynamic Function eXchange をサポートしています。Vivado Design Suite は UltraScale™ を完全にサポートし、すべてのデバイスでビットストリーム生成まで可能です。UltraScale+™ デバイスでのサポートは、ほぼすべてのプロダクション デバイスが対象です。詳細は、『パーシャル リコンフィギュレーション ユーザー ガイド』 (UG909) を参照してください。

UltraScale は、パーシャル リコンフィギュレーション技術に新たな進化をもたらし、ほとんどすべての FPGA リソース タイプ (I/O、ギガビット トランシーバー、クロッキング ネットワークなど) のリコンフィギュレーションを可能にします。UltraScale+ では、ビットストリーム転送を強化化し、リコンフィギュレーション モードを拡張することによりさらなる機能改善を実現しました。Versal では効率面が大きく進歩します。Versal は近い将来サポートされる予定です。

大学関連の教授および研究員の方は、ザイリンクス ユニバーシティ プログラム (XUP) からライセンスを取得できます。  ライセンス取得に必要な要件および手続きの詳細は、こちらをご覧ください。

資料

資料

Filter Results
デフォルト デフォルト タイトル 日付
トレーニングとサポート

トレーニング コース

ザイリンクスの FPGA およびエンベデッド デザイン トレーニングでは、今すぐ設計をスタートするために必要な基礎知識が身につくハンズオン コースを提供しています。このプログラムは、FPGA テクノロジを使用し始めたばかりの設計者から複雑なコネクティビティ、デジタル信号処理、エンベデッド ソリューションなどの開発に携わる FPGA 設計経験者まですべての方を対象としています。トレーニング クレジットに関する詳細は、お近くの販売代理店へお問い合わせください。

Vivado QuickTake ビデオ チュートリアル

ザイリンクスは、ISE ソフトウェア ツールから Vivado® Design Suite への移行において、ユーザーに役立つ情報を提供する QuickTake ビデオ チュートリアルを展開しています。Vivado Design Suite は、まったく新しいタイプのソリューションであるため、従来の技術知識に頼ることはできません。ザイリンクスは、ユーザー ガイドを熟読、またはソフトウェア対話形式のチュートリアルを実行する十分な時間のない方のために、学習効率のよいビデオ チュートリアルを提供しています。 詳細をご覧ください。

このページをブックマークに追加