TSN Endpoint IP

  • パーツ番号: TSNENDPOINTIP
  • ベンダー: DornerWorks, Ltd.
  • Partner Tier: Premier

製品説明

Push your network performance to the absolute maximum while staying compliant to open standards and preparing your system for certification.

With modern networked systems, message transmission gets increasingly more difficult when more devices are connected, and missed messages mean that mission-critical responses to incoming threats aren't triggered in time.

DornerWorks TSN Endpoint IP is a certifiable packaged IP block that provides deterministic Ethernet through TSN to any AMD UltraScale+ design. DornerWorks TSN Endpoint IP makes it simple to add a new or legacy system onto a TSN network without adding a lot of software overhead.

The DornerWorks TSN Endpoint IP consists of a 1G Ethernet MAC, PTP core, time aware shaping core, and Credit base shaping core. This FPGA based TSN solution provides a certifiable design that can scale efficiently with evolving standards. The time aware shaping core in logic allows for scheduling as refined as 8ns. The PTP core includes packet transmission and calculations in logic so no additional software is needed. The TSN endpoint IP allows for up to 8 Traffic Queues, or Quality of Service (QoS).

Schedule a meeting to learn how the DornerWorks TSN Endpoint IP can enable your system with a certifiable, hardware based, TSN solution.


主な機能と利点

  • Allows selection of any of the QoS levels to be pre-emptible or express traffic
  • Time-aware shaper - IEEE 802-1Qbv
  • gPTP - IEEE 802.1AS slave and master
  • Certifiable
  • 8 QoS - IEEE 802.1Q-2018
  • Credit-based shaping - IEEE 802.1 Qav

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado ML 2021.2 Y 26171 23234 17 24 0 0 125

IP の品質指標

一般的な情報

データ作成日 Jul 31, 2023
現在の IP リビジョン番号 1.0
現在のリビジョンのリリース日 Jul 13, 2023
初期バージョンのリリース日 Jul 13, 2023

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 0
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Source Code, Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Petalinux

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4-Stream
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Yes, document only plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim / 2021.2

ハードウェア検証

FPGA 上で検証済み N
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N