QOID: QOI Lossless Image Compression Decoder

  • パーツ番号: QOID
  • ベンダー: CAST, Inc.
  • Partner Tier: Elite Certified

製品説明

The QOID Core is a decoder that implements a highly efficient, low-power, lossless image decompression engine compliant with the Quite OK Image format (QOI) specification, version 1.0. The QOI algorithm compresses RGB or RGBA images with 8 bits per color without any loss. It has a compression efficiency close to that of the PNG compression, at a fraction of the computational complexity.

Capitalizing on the simplicity of the QOI algorithm, the QOID decoder core can decompress images at a very high speed and with minimal silicon resources. The core occupies approximately 200 LUTs and can decode one pixel per clock cycle. A single core instance can decompress images at rates sufficient for UHD 4k60 on an AMD Kintex UltraScale or Kintex UltraScale+.

The core is designed for ease of use and integration and adheres to coding and verification best practices. It requires no assistance from a host processor and uses simple handshake interfaces for input and output data. Technology mapping, timing closure, and scan insertion are trouble-free, as the core contains no multi-cycle or false paths and uses only rising-edge-triggered D-type flip-flops, no tri-states, and a single-clock/reset domain. Its reliability and low risk have been proven through rigorous verification and FPGA validation.


主な機能と利点

  • Available in VHDL or Verilog RTL source code or targeted FPGA netlist
  • Supports 24-bit RGB and optionally 32-bit RGBA
  • UHD/4k capable with just 200L UTs
  • Lossless Image Decompression per QOI Image Format

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-U Family XCKU085 -3 Vivado 2020.2 0 197 0 0 0 0 500
Kintex-UP Family XCKU15P -3 Vivado ML 2023.2 0 199 0 0 0 0 750
Spartan-7 Family XC7S15 -2 Vivado ML 2023.2 65 180 0 0 0 0 250
Artix-UP Family XCAU20P -2 Vivado ML 2023.2 0 197 0 0 0 0 650

IP の品質指標

一般的な情報

データ作成日 Apr 29, 2024
現在の IP リビジョン番号 1v00
現在のリビジョンのリリース日 May 12, 2022
初期バージョンのリリース日 May 12, 2022

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 2
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Source Code, Netlist
ソース コードの形式 VHDL, Verilog
ハイレベル モデルの有無 Y
モデル形式 C
統合テストベンチの有無 Y
統合テストベンチの形式 Verilog, VHDL
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 N
ボード上で使用した FPGA N/A
ソフトウェア ドライバーの有無 N/A
ドライバーの OS サポート OS Independent

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST; Synplicity Synplify; Mentor Precision; Vivado Synthesis
スタティックタイミング解析実施の有無 N
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Yes, document only plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Code
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Cadence NC-Sim; Cadence IUS; Mentor ModelSIM; Mentor Questa; Synopsys VCS

ハードウェア検証

FPGA 上で検証済み N
業界標準コンプライアンス テストに合格 N/A
テスト結果の有無 N