NVMe to NVMe Bridge

  • パーツ番号: IPC-NV171A-BR
  • ベンダー: IntelliProp Inc.
  • Partner Tier: Elite Certified

製品説明

The IntelliProp NVMe Bridge, IPC-NV171A-BR, utilizes the IntelliProp NVMe Host Core and the IntelliProp NVMe Device Core to create an NVMe protocol bridge. The bridge communicates with an NVMe host and an NVMe device. Throughout this document, these components of the system are referred to as the NVMe host and the NVMe device. The bridge also contains an NVMe host and NVMe device. These components are referred to as the Bridge NVMe host and the Bridge NVMe Device.


主な機能と利点

  • Data Command Handling – When the NVMe host requires a read or write command to an NVMe device, commands are written to host system memory dedicated to storing the command structure.
  • Data Command Completion Handling – When the NVMe device has completed a data command, a completion is posted back to the bridge.
  • Read Data Payload Transfer – The NVMe device will transfer frames of data to the bridge via the PCIe link when processing a read command
  • Write Data Payload Transfer – The NVMe device will initiate a data transfer from the bridge to the device via the PCIe link when processing a write command
  • Command and Data Ordering – The order of payload data transfers and command completions is established by the NVMe device
  • Physical Region Page list transfer – For commands that utilize a sector count large enough to require more than two data packets, the NVMe device will initiate a data transfer from the bridge to retrieve additional Physical Region Page descriptor entries.
  • Non data command handling – Non data commands include but are not limited to Flush Cache, Write Correctable, Compare and Dataset Management, as well as all administrative commands defined in the NVMe specification
  • Error Handling – Hardware asserts logic for processor to complete the error handling

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU9P -2 Vivado ML 2022.2 Y 32661 153499 369 15 0 8 250
Zynq-UP-MPSoC Family XCZU19EG -2 Vivado ML 2022.2 Y 32843 154053 361 15 0 8 250
Kintex-UP Family XCKU11P -2 Vivado ML 2022.2 Y 33033 154950 356 15 0 8 250
VERSAL_AI_CORE Family XCVC1902 -2 Vivado ML 2022.2 Y 32290 151462 557 6 0 8 250

IP の品質指標

一般的な情報

データ作成日 May 24, 2023
現在の IP リビジョン番号 1.84c
現在のリビジョンのリリース日 May 01, 2023
初期バージョンのリリース日 May 01, 2016

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 6
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 SDF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq UltraScale+ MPSoC
ソフトウェア ドライバーの有無 N
ドライバーの OS サポート Yes

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Other
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4, AXI4-Lite
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 Yes, document only plan
試験方法 Both
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 Y
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor Questa

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム Kintex Ultrascale
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N