製品説明
この Adder/Subtracter IP は、LUT を使用またはシングル DSP48 スライスを使用して加算/減算器を実装します。この加算/減算器モジュールは、加算器 (A+B)、減算器 (A–B)、および符号付き/符号なしのデータで動作し、動作中にコンフィギュレーション可能な加減算器を作成できます。この機能は、シングル DSP48 スライスまたは LUT を使用して実装できます。モジュールはパイプライン処理可能です。
主な機能と利点
- 加算器、減算器、および加算/減算器を生成
- 2 の補数の符号付き/符号なし演算子をサポート
- ファブリック インプリメンテーションをサポート (入力ビット幅 ：1 ～ 256)
- DSP48 スライス インプリメンテーションをサポート (入力ビット幅は最大 48 ビット)
- キャリー入力およびキャリー出力 (オプション)
- オプションのクロック イネーブルと同期クリア
- オプションのバイパス (loud) 機能
- B 値に定数を指定するオプション
- オプションのパイプライン動作
- AMD の Vivado™ IP カタログ、AccelDSP™ 合成ツール、および System Generator で使用。
リソース使用率
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付