AXI AMM Bridge

概要

製品説明

Xilinx® LogiCORE™ AXI AMM Bridge IP コアは、AXI マスターを使用して Avalon スレーブ IP を接続します。AXI4-Lite および AXI4 インターフェイス トランザクションを Avalon ブリッジ トランザクションに変換します。この IP を使用することによって、パラメーター設定が Avalon ブリッジ スレーブ インターフェイスのプロパティと一致し、AXI インターフェイス システムとシームレスに接続できます。


主な機能と利点

  • 設定可能な AXI4-Lite および AXI4 インターフェイスをサポート
  • AXI4-Lite インターフェイスで 32 ビット データ幅をサポート
  • メモリ マップ方式の AXI インターフェイスで最大 1,024 ビット データ幅をサポート
  • 固定/可変 Wait をサポート
  • 固定/可変レイテンシをサポート
  • Avalon スレーブからの応答信号がない場合に AXI 応答信号を生成
  • データ位相タイムアウト ロジック
  • バイト/ワード アドレス指定

リソース使用率


サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付