製品説明
AXI4-Stream Accelerator Adapter は、ハードウェア アクセラレーターをエンベデッド CPU へ接続するためのインフラストラクチャ ブロックとして使用されるソフト Xilinx® LogiCORE™ IP コアです。
AXI4 インフラストラクチャ コンポーネントには AXI4-Stream インターフェイスを提供し、アクセラレーター IP には BRAM/FIFO インターフェイスを提供します。この IP を使用して、FPGA ロジック内のハードウェア アクセラレーター IP のためにシステム レベルの性能を向上させます。
主な機能と利点
- AXI4-Lite インターフェイス上では 32 ビット スレーブとして接続
- サポートする AXI4-Stream データ幅 ：32、64、128、256 ビット
- サポートする BRAM/FIFO データ幅 : 8、16、32、64 ビット
- Stream-to-Memory (S2M)、Memory-to-Stream (M2S)、および Memory-to-Memory (M2M) に最大 8 チャネルをサポート
- 各チャネルに最大 4 個のバッファーをサポート
- AXI4-Stream および BRAM/FIFO インターフェイスで非対称マルチバッファー データ幅をサポート
- 8 入力スケーラ―、8 出力スケーラ―、およびスケーラ― インターフェイス用に 8 入出力スケーラ―をサポート
リソース使用率
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付