7 シリーズ GTP 用 ChipScope Pro IBERT

概要

製品説明

7 シリーズ FPGA GTP トランシーバー用の LogiCORE™ IP ChipScope™ Pro Integrated Bit Error Ratio Test (IBERT) はカスタマイズ可能で、GTP トランシーバーの評価および監視を目的とするコアです。このコアには、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびパターン チェッカが含まれ、GTP トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックも組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。このコアは、ドキュメントに記載のとおり、内蔵型またはオープン デザインとして使用できます。


主な機能と利点

  • ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
  • 7 シリーズ FPGA GTP トランシーバー数をユーザーが指定可能
  • トランシーバーは、目的のライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンまたはイネーブルになった MGT の 1 つから供給されるシステム クロックが必要

サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付