Virtex™ 5 FPGA GTX トランシーバー用の ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) はカスタマイズ可能なコアで、GTXトランシーバーの評価および監視のために使用できます。このコアには、FPGA ロジックにインプリメントされるパターン ジェネレーターとパターン チェッカが含まれ、トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。