Virtex®-5 FPGA GTX 用の ChipScope™ Pro IBERT (Integrated Bit Error Ratio Tester) はカスタマイズ可能なコアで、Virtex-6 GTX トランシーバーの動作の監視および評価に使用されます。このデザインには、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびパターン チェッカのほか、MGT のポートと 属性へのアクセスが含まれます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。