2. IP
  3. Virtex-5 FPGA GTX トランシーバー用 ChipScope Pro の IBERT

Virtex-5 FPGA GTX トランシーバー用 ChipScope Pro の IBERT

概要

製品説明

Virtex®-5 FPGA GTX 用の ChipScope™ Pro IBERT (Integrated Bit Error Ratio Tester) はカスタマイズ可能なコアで、Virtex-6 GTX トランシーバーの動作の監視および評価に使用されます。このデザインには、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびパターン チェッカのほか、MGT のポートと 属性へのアクセスが含まれます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。

主な機能と利点

  • ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
  • Virtex-5 GTX トランシーバー数はユーザーが選択可能
  • 各トランシーバーは、目的のライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンまたは有効な GTX トランシーバーの 1 つから供給されるシステム クロックが必要

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付