Virtex®-6 FPGA GTH 用の LogiCORE™ ChipScope™ Pro のIntegrated Bit Error Ratio Tester (IBERT) コアはカスタマイズ可能で、Virtex-6 GTH トランシーバーの動作の評価やモニターに使用できます。このデザインには、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびパターン チェッカのほか、MGT のポートと DRP 属性へのアクセスが含まれます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。