2. IP
  3. Virtex-6 GTH 用 ChipScope Pro (IBERT)

Virtex-6 GTH 用 ChipScope Pro (IBERT)

概要

製品説明

Virtex®-6 FPGA GTH 用の LogiCORE™ ChipScope™ Pro のIntegrated Bit Error Ratio Tester (IBERT) コアはカスタマイズ可能で、Virtex-6 GTH トランシーバーの動作の評価やモニターに使用できます。このデザインには、FPGA ロジックにインプリメントされたパターン ジェネレーターおよびパターン チェッカのほか、MGT のポートと DRP 属性へのアクセスが含まれます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。

主な機能と利点

  • ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
  • Virtex-6 FPGA GTH トランシーバー数をユーザーが選択可能
  • 各トランシーバーは、必要なライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンから供給されるシステム クロックが必要

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付