製品説明
Virtex 6 FPGA GTH トランシーバー用の LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) はカスタマイズ可能なコアで、Virtex 6 GTH トランシーバーの評価および監視のために使用できます。このコアには、FPGA ロジックにインプリメントされるパターン ジェネレーターとパターン チェッカが含まれ、シリアル トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。
主な機能と利点
- ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
- Virtex 6 FPGA GTH トランシーバー数をユーザーが選択可能
- 各トランシーバーは、必要なライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
- ピンから供給されるシステム クロックが必要
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付