UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

DDS コンパイラ

製品説明

多くの DSP システムの重要なコンポーネントは、DDS (Direct Digital Synthesizer) または NCO (numerically-controlled oscillator) と呼ばれるシヌソイド ジェネレーターです。これらの DDS 機能はアルゴリズム的には単純ではあるものの、実装にはハードウェア設計者にとって大きな負担となります。たとえば、高い SFDR 要件を満たすのに必要なメモリ容量を制限したり、デバイスの最大クロック パフォーマンスを達成することが難しい場合があります。DDS Compiler コアを利用することによって、これらの問題が解消され、クリックするだけで実装時間を削減できます。さらに、ユーザーはツールを使用して、XtremeDSP™ スライス、ブロック メモリ、ロジックなどのインプリメンテーションのトレードオフが可能なため、システムに最適なソリューションを実現できます。


主な機能と利点

  • Phase Generator と SIN/COS Lookup Table は個別に生成できますが、オプションの Dither 回路を使用して両方を同時に生成し、完全な DDS ソリューションを作成できます。 
  • ラスタライズ機能によって、切り捨て誤差による位相ノイズを除去
  • 正弦、余弦、または矩形出力
  • チャネルごとに累積位相を再同期 (オプション)
  • ルックアップ テーブルは分散/ブロック RAM に格納可能
  • オプションの Phase Dithering がスペクトル線エネルギーを分散し、最大の SFDR (スプリアスフリーダイナミックレンジ) を実現
  • Phase Dithering またはテイラー級数補正オプションでは、最小限の FPGA リソースを使用して広いダイナミック レンジ信号を提供
  • SFDR (18dB ~ 150dB) をサポート
  • 最大 16 本の時分割チャネル
  • 最大 48 ビットの位相アキュムレーターを使用する低周波数分解能 (DSP スライスまたは FPGA ロジック)
  • 3 ビット~ 26 ビットの符号付き出力サンプル精度
  • Vivado® IP カタログおよびザイリンクスの System Generator for DSP で使用

リソース使用率


サポート

このページをブックマークに追加