ECC (Error Correction Checking) コア

概要

製品説明

ザイリンクス LogiCORE™ IP ECC コアは、エラー訂正およびチェック機能を使用して確実なデータ転送を行うアプリケーションに最適です。このコアは、シングル エラー訂正、ダブル エラー検出 (SEC-DED) ECC 方式のハミングおよび Hsiao アルゴリズムをサポートします。ECC コアは、4 ビット ~ 128 ビットまでのデータ幅をサポートし、内部メモリ/外部メモリおよび高速マルチギガビット トランシーバーを搭載したデザインで利用可能です。


主な機能と利点

  • シングル ビット エラー訂正およびダブル ビット エラー検出機能をサポート
  • 4 ~ 64 ビット データ幅のハミング アルゴリズムをサポート
  • 4 ~ 128 ビット データ幅の Hsiao アルゴリズムをサポート
  • 3 種類のモード (エンコード、デコード、およびエンコード/デコード) をサポート
  • クロック イネーブルと同期アクティブ High リセットをサポート
  • 入力レジスタと出力レジスタをオプションで追加可能
  • オプションで内部パイプライン ステージを追加して、高い動作周波数が可能
  • エラー訂正機能を動的に無効化/有効化
  • シングル エラー ビット訂正およびダブル ビット エラー検出のステータス出力

サポート

資料
Filter Results
デフォルト デフォルト タイトル ドキュメント タイプ 日付