JESD204 PHY

概要

製品説明

Xilinx® LogiCORE™ IP JESD204 PHY コアは、送信および受信コア間でシリアル トラシーバー チャネルを簡単に共有可能にする JESD204B 物理インターフェイスをインプリメントします。。このコアは、スタンドアロンで使用することを目的としたものではなく、JESD204 コアと併用して使用する必要があります。

注記 : このコアは、JESD204 IP サンプル デザインで使用する場合のみスタンドアロン IP として提供されます。


主な機能と利点

  • JEDEC® JESD204B に対応
  • 1 - 12 レーン コンフィギュレーションをサポート
  • サブクラス 0、1、および 2 をサポート
  • 物理層機能を提供
  • TX および RX コア間のトランシーバー共有をサポート

リソース使用率


サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付