製品説明
800G High Speed Ethernet PCS IP コアは、「Draft Standard for Ethernet, Amendment: Media Access Control Parameters for 800 Gb/s and Physical Layers and Management Parameters for 400 Gb/s and 800 Gb/s Operation」 (IEEE P802.3df/D2.0、2023 年 2 月 17 日) および「Ethernet Technology Consortium 800G Specification」 (Revision 1.1) 準拠の PCS (物理コーディング サブレイヤ) を実装します。
主な機能と利点
- 「Draft Standard for Ethernet, Amendment: Media Access Control Parameters for 800 Gb/s and Physical Layers and Management Parameters for 400 Gb/s and 800 Gb/s Operation」 (IEEE P802.3df/D2.0、2023 年 2 月 17 日) および「Ethernet Technology Consortium 800G Specification (Revision 1.1)」で指定されている 800 Gb/s 動作のイーサネット要件に適合するように設計されています。
- 総帯域幅 800 Gb/s をサポート
- RS-FEC 機能付きスタンドアロン PCS をサポート
- 32 の PCS レーン並べ替えをサポート
- すべての主要機能の状態を示すステータス信号
- 2 つのハード IP (DCMAC PCS および FEC) を活用
- ファンクショナル トランシーバー ラッパー、IP ネットリスト、サンプル テスト スクリプト、および AMD Vivado™ Design Suite コンパイル スクリプトを含む最上位ラッパーを提供
- 8 レーンのインターフェイスを実装し、各レーンで 106.25 Gb/s の SerDes を使用して光モジュールと直接接続