2. IP (Intellectual Property)
  3. UltraScale/UltraScale+ GTY Transceivers 用 IBERT

UltraScale+ GTY トランシーバー用 IBERT

概要

製品説明

UltraScale™/UltraScale+™ アーキテクチャ GTY トランシーバー用 LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) はカスタマイズ可能なコアで、GTY トランシーバーの評価および監視に使用できます。このコアには、FPGA ロジックにインプリメントされるパターン ジェネレーターとパターン チェッカが含まれ、GTY トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックが組み込まれているため、ランタイム中に JTAG 経由でデザインにアクセスできます。このコアは、コンフィギュレーションに基づいて、内蔵型またはオープン デザインとして使用できます。

主な機能と利点

  • Vivado™ シリアル I/O アナライザー機能と IBERT コア間に通信経路を提供
  • UltraScale アーキテクチャ GTY トランシーバー数をユーザーが指定可能
  • トランシーバーは、目的のライン レート、基準クロック レート、基準クロック ソースに合わせてカスタマイズ可能
  • ピンまたは有効な GTY トランシーバーの 1 つから供給できるシステム クロックが必要

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付